Ir熱電堆探測器的製造方法

2023-09-20 05:05:45 6

Ir熱電堆探測器的製造方法
【專利摘要】一種IR探測器以熱電堆的形式被提供，該熱電堆包括由矽襯底(1)支撐的介電膜(2、3、4)上的一個或多個熱電偶(6、7)。每個熱電偶由兩種材料(6、7)組成，其中至少一種是p摻雜或n摻雜的單晶矽。該裝置緊跟著內蝕刻步驟被形成在SOI工藝中。該裝置比現有技術裝置有益，由於單晶矽的使用減少了輸出信號中的噪聲，使得層的幾何形狀及物理特性具有更高的再造性，並且此外，SOI工藝的使用使得溫度傳感器和電路能夠在同一晶片上製造。
【專利說明】IR熱電堆探測器

【技術領域】
[0001]本發明涉及基於在具有用於熱絕緣的膜的微晶片上製造的熱電堆的紅外(IR)探測器。熱電堆是由幾個串聯放置的熱電偶組成。本發明還涉及將IR探測器與IR源集成以製作非色散紅外(NDIR)傳感器。

【背景技術】
[0002]在通過蝕刻部分襯底形成的薄膜層(由電絕緣層組成)組成的矽襯底上製造熱IR探測器是公知的。入射的IR輻射增加膜的溫度-其可以由熱電堆、電阻器和二極體中的任何一個測量。
[0003]例如，Schneeberger等人的 「Optimized CMOS Infrared DetectorMicrosystems」,Proc IEEE Tencon 1995,報導了基於熱電堆的CMOS IR探測器的製造。該熱電堆由幾個串聯連接的熱電偶組成。KOH被用於蝕刻膜並且改善熱絕緣。每個熱電偶由兩條不同的材料組成，這兩條不同的材料電連接並在一端形成熱連接(術語熱接點)，而材料的另一端被電連接到串聯形成熱冷接點的其它熱電偶。熱電偶的熱接點在膜上，而冷接點在膜外。論文中給出了具有不同材料成分的熱電偶的三種不同的設計:鋁和P型摻雜的多晶矽，鋁和η型摻雜的多晶矽，或者P型摻雜的多晶矽和η型摻雜的多晶矽。入射IR輻射引起膜溫度的輕微增加。塞貝克(Seebeck)效應引起每個熱電偶兩端的輕微電壓差——導致為每個熱電偶兩端的電壓和的熱電堆兩端的電壓差的大量增加。
[0004]先前，Nieveld的 「Thermopiles Fabricated using Silicon PlanarTechnology」，Sensors and Actuators 3 (1982/83) 179-183,不出了基於招和 P+型單晶娃作為熱電偶中的材料在微晶片上製造熱電堆。值得注意的是這是常規的熱電堆設備——不是用來IR探測並且該熱電堆不在膜上。
[0005]Allison 等人的 「A bulk micromachined silicon thermopile with highsensitivity」, Sensors and Actuators A 104200332-39,描述了基於 P 型慘雜和 N 型慘雜單晶矽材料的熱電堆。但是，這些是由P型晶片和N型晶片的晶片鍵合形成的並且也不是特定用作IR探測器。該製造方法還非常昂貴。
[0006]Lahiji 等人的 「A Batch-fabricated Silicon Thermopile InfraredDetector」，IEEE Transact1ns on Electron Devices〃1992,述了兩種熱電堆 IR 探測器，一種基於秘_鋪熱電偶，而另一種基於多晶娃和金熱電偶。
[0007]US7785002描述了具有基於P型和N型摻雜多晶矽的熱電堆的IR探測器。Langgenhager 的「Thermoelectric Infrared Sensors by CMOS Technology，，，IEEE EDL1992，描述了由鋁和多晶矽組成的懸浮結構上的熱電堆組成的IR探測器。
[0008]由 Graf 等人 的 「Review of micromachined thermopiles for infrareddetect1n」, Meas.Sc1.Technol.2007 描述了其它幾種熱電堆設備。
[0009]測量IR福射的另一種方法是通過使用熱二極體。例如，Kin^^「A new uncooledthermal infrared detector using silicon d1de」，S&A A 89，2001,描述了通過精密加工製造的二極體以用作IR探測器。
[0010]Eminoglu 的「Low-cost uncooled infrared detectors in CMOS process」， S&AA 109(2003)，描述了使用CMOS工藝製造的具有在懸浮膜上的二極體的IR探測器。
[0011]類似地，基於熱二極體的IR探測器也可以使用SOI工藝製造。但是，熱二極體具有需要要求電源的偏置電壓或電流的缺點。此外，其具有高的基極電壓，使其很難測量在輸出電壓中的小的變化。
[0012]在娃技術中製造IR源也是公知的。例如,Parameswaran等人的「Micro-machinedthermal emitter from a commercial CMOS process」，IEEE EDL 1991 報導了多晶娃加熱器作為IR源加入到CMOS技術中，使用正面蝕刻以懸浮該加熱器由此降低功耗。Barritault等人的「Mid-1R source based on a free-standing microhotplate for autonomous C02sensing in indoor applicat1ns，，(Sensors&Actuators A 2011)描述了一種基於鉬加熱器的精密加工的IR源。其它幾種這類設備也已經被報導。
[0013]製造NDIR傳感器也是公知的，例如，Fordl和Tille的「A High-Precis1n NDIRC02 gas sensor for automotive applicat1ns，，IEEE Sensors Journal vol 6N0.62006以及Cutler等人的US2007/0102639描述了由白熾燈作為IR源和基於熱電堆的IR探測器組成的典型NDIR傳感器。這兩個被放置在氣體通過半透膜(從外部阻止灰塵和IR輻射)可以進入的小腔的對立端。根據目標氣體的濃度，具有特定波長的IR發射的數量在光路中被吸收，並且使用來自IR探測器的測量可以用於確定氣體的濃度。大多數NDIR傳感器也具有濾光片以只允許小範圍的波長到達IR探測器以便使其具體為吸收那種波長的氣體。
[0014]其它公開，例如Hodgkinson 等人的 US2008/0239322，Stuttard 等人的 US7244939，Doncaster等人的US2008/0308733以及Cutler等人的US7541587描述了類似的設備。
[0015]在幾乎每個實例中，IR發射器和探測器是兩種不同的組件但是被封裝在一起。一個例外是Wong的US專利5834777，其中通過附著(鍵合)第二晶片至第一晶片，具有由波導製作的光路的發射器和探測器兩者均在同一個晶片上。該工藝或者晶片不是CM0S，並且雖然發射器和探測器二者均在膜外但是只有波導在滲透膜上。這將導致高功耗和降低操作的最高溫度。此外，用於IR發射傳播的光路是相對小的，因此傳感器具有較低的靈敏度。


【發明內容】

[0016]根據本發明的一方面，於此提供一種包括熱電堆的紅外(IR)探測器。該熱電堆包括在CMOS絕緣體上矽結構(SOI)工藝中製造的介電膜上串聯連接的多個熱電偶。每個熱電偶包括至少第一和第二異種材料，其中第一材料是由單晶矽層製成。該單晶矽層是用於CMOS SOI工藝中的標準層。
[0017]根據本發明的另一方面，於此提供一種利用CMOS絕緣體上矽結構(SOI)工藝製造紅外(IR)探測器的方法。該方法包括:形成襯底；在襯底上形成介電膜；以及形成熱電堆，該熱電堆包括在介電膜上連接在一起的多個熱電偶。每個熱電偶包括至少第一和第二異種材料，其中第一材料是由單晶矽層製成。該單晶矽層是CMOS SOI工藝中的標準層。
[0018]本發明的實施方式旨在通過提出一種由熱電堆製造的裝置改善現有裝置的狀態，該熱電堆包括使用CMOS工藝由單晶(單晶的)矽製造的至少一層。熱電堆體的最大部分被放置於通過優選地使用深反應離子蝕刻(DRIE)移除在下面的矽襯底而形成的膜上。通過在熱電堆層的至少一層中使用單晶矽，該裝置具有在被測信號中具有低噪聲及在例如摻雜濃度、電阻、導熱係數的特徵尺寸和物理性質方面具有良好的再生性的優點。相對於諸如鋁(Al)或多晶矽的其它材料，η型摻雜或P型摻雜單晶矽層的塞貝克係數是相對高的。而且，η型摻雜或P型摻雜單晶矽層的塞貝克係數在正負(sign)增強信號中是相反的。此外，通過控制矽中的摻雜度，可以增加η型或P型矽層中的塞貝克係數。熱電堆為相對溫度傳感器，並且其需要絕對溫度以補償環境溫度的變化。
[0019]根據一實施方式，於此提供一種在膜外的、與熱電堆集成在同一晶片上的附加溫度傳感器。該裝置也可以由器件陣列組成以改善靈敏度，或者由在較小的膜上放置的熱電堆陣列組成以改善裝置的整體可靠性。通過使用DRIE使這個變成可能，DRIE使得相比於通過使用溼法蝕刻方法(諸如基於KOH或者ΤΜΑΗ)製造的這些，將被封裝在一起的膜更加緊密。
[0020]由單晶矽製造但是沒有在COMS工藝中或者使用CMOS核心製造的熱電堆IR探測器不允許精確的溫度傳感器或任何將被集成在晶片上的電路。另一方面，使用CMOS技術製造的現有技術的IR探測器涉及多晶矽而不是單晶矽。
[0021]根據一實施方式，於此提供一種使用絕緣體矽(SOI)-CMOS工藝製造的熱電堆。該工藝從被之後使用標準商業CMOS工藝處理的SOI晶片開始。熱電堆可以使用由幾個串聯在一起的熱電偶組成並且熱電偶的至少一層是由η型或P型單晶矽製造的工藝被形成。SO1-CMOS工藝步驟之後是內蝕刻步驟以形成膜。這個步驟可以是使用DRIE的幹法蝕刻或者諸如KOH或者TMAH的各向異性溼蝕刻。DRIE方法具有創造直臂而不是有角度的壁的優點。由於膜尺寸實質上是獨立於襯底厚度的小的變化，這個結果較小的損失了膜邊緣的晶片面積並且具有較好的膜再生性。而且，如果需要更多的膜，直角壁使得它們更緊密地封裝在一起。
[0022]每個熱電偶由兩種條狀的異種材料組成，具有一端在膜外而一端在膜內，在膜內的端形成熱連接(被叫做熱接點)，而膜外的端形成第二熱連接(被叫做冷接點)。為了曾強信號，鄰近的熱電偶被串聯連接以形成熱電堆。
[0023]根據一實施方式，熱電堆的至少一種材料是由薄SOI層形成(如放置在埋氧層上的單晶娃層)並且要麼是P+單晶娃要麼是N+單晶娃材料。第二種材料可以是多晶娃、N+單晶矽或P+單晶矽(分別地)以及諸如鋁、銅、鎢或鈦的CMOS金屬中的任意一種。優選地，熱電堆的一層是由η型單晶材料製成而另一層是由P型單晶材料製成。
[0024]視需要，矽N+層和/或矽P+層分別是使用N溝道MOSFET和P溝道MOSFET的矽N+層和/或矽P+層在相同的CMOS工藝步驟(以及相同的光刻掩膜)中製成的。
[0025]絕對溫度傳感器也可以在膜區域外的同一晶片上製造。該溫度傳感器可以是熱二極體、熱電晶體、電阻式溫度傳感器、Vptat或Iptat或者其它在CMOS中可用的溫度傳感器。由於在CMOS中諸如二極體和電晶體的有源元件的過程控制要優於諸如電阻的無源元件的過程控制，優選地是基於這些的熱二極體或熱電晶體或電路。
[0026]熱二極體可以由包括所述矽N+層及P+矽層(分別使用N溝道MOSFET和P溝道MOSFET的矽N+層和/或矽P+層在相同的CMOS工藝步驟以及相同的光刻掩膜中製成)的半導體結製成。可替換地，二極體也可以由矽P阱和N阱區域組成。
[0027]熱電晶體可以是具有一個接點電短路的npn或pnp雙極型電晶體以使所述裝置按與熱二極體相同的方式表現。
[0028]IPTAT和VPTAT是基於熱電晶體或熱二極體的精確的溫度電路，其中，前者提供與溫度成線性比例的輸出電流而後者提供與溫度成線性比例的輸出電壓。
[0029]所述膜可以是圓形或者矩形中的任何一個或者可以具有其它任何合適的形狀。所述熱電堆可以由幾個從所述膜外延伸至膜內並且以循環方式重複的熱電偶組成。可替換地，其可以由兩行熱電偶組成。其也可以由從四側延伸至膜正中心的熱電偶組成，然後緊挨著這些形成附加熱電偶，但是由於中心的空間被填滿，熱接點輕微地遠離中心。所述熱電偶可以一路延伸至膜的中心或者只部分(partway)進入膜。熱電偶在膜上的許多其它布置是可能的。
[0030]所述膜也可以具有不只一種類型的熱電偶。例如，其可以由一系列P+單晶矽和N+熱電偶組成，並且還可以由一系列具有金屬熱電偶的多晶矽組成。這種具有串聯連接在一起的熱電偶的結構可以提供更高的輸出信號。
[0031]所述膜也可以具有諸如金屬、多晶矽或者單晶矽板的額外的結構。所述膜也可以具有諸如在同一膜內作為熱電堆的電阻、熱二極體或者熱電晶體的附加絕對溫度傳感器。加熱器也可以作為熱電堆被嵌入到同一膜中。這使得膜維持在穩定溫度從而消除在熱電堆信號中的溫度波動。
[0032]所述膜也可以具有在頂部的IR吸附材料。這個塗層可以是任何類型，例如仔細地控制的二氧化矽、氮化矽或聚合物(如聚醯亞胺)的層。可替換地，是可以在微加熱器上培養(grow)或沉積的諸如碳黑、碳納米管、金屬氧化物或石墨烯的材料。這些材料具有高吸收率，且因此改善了發射出的IR量。其餘具有高吸收率的材料也可以被使用。
[0033]在一實施方式中，熱電堆由單晶矽P-(或P阱)和單晶矽N-(或N阱)材料組成——在這二者上面均具有多晶矽層柵。適當地偏壓被施加於在這些區域上的多晶矽柵，分別引起在單晶矽P-和N-(或者P阱和N阱)區域中的反向層。根據本發明的實施方式，正是這些創建於多晶矽柵下面的反向層形成熱電偶條中的異種材料的一者或兩者。
[0034]在一實施方式中，熱電堆由P+單晶矽和N+單晶矽區域組成，P+單晶矽和N+單晶矽的區域之間具有多晶矽，以使得這些區域的自對準形成——使得它們更緊密的封裝在一起。這是有益的，因為這樣的布置增加了靈敏度和/或減小了每個膜區域熱電堆的輸出電阻。
[0035]在一實施方式中，IR探測器由經由DRIE蝕刻、緊密封裝在一起、每個具有其自己的熱電堆的幾個膜陣列組成。這改善了裝置的整體靈敏度。該陣列的另一個用途是具有更小的膜的陣列而不是一個大膜。相較於小膜，大膜具有機械上的不穩定以及更長的熱響應時間，但是小膜裝置將具有更低的靈敏度。通過使用具有放置在每個膜上的串聯安裝的熱電堆的小膜的陣列，包括多個熱電堆在多個小膜上的整個裝置的機械穩定性和熱響應時間可以被顯著改善。使用DRIE蝕刻所述小膜意味著所述膜可以被非常緊密地封裝在一起，並且當與單個大膜佔用(take)的空間相比較，在晶片上需要很小的額外空間。優選地，每個膜上的熱電堆可以被串聯連接在一起以增加整體信號，但是可能存在熱電堆可以被單獨測量或者甚至被並聯連接以減小輸出電阻的應用。封裝也可以被設計以使在陣列中的每個膜上具有不同的IR濾光片一以使每個膜感應不同的IR波長。
[0036]在一實施方式中，IR濾光片與IR探測器結合。這是通過使用內蝕刻以形成在矽或SOI晶片或晶片上的由二氧化矽和/或氮化矽組成的薄膜。這個膜可以充當為IR濾光片。然後這個晶片/晶片通過利用晶片鍵合與IR源結合。充當濾光片的膜的組成可以被改變並且其它材料可以被沉積在膜上以使濾光性能根據需要改變。
[0037]通過使用鍵合在IR探測器陣列上的濾光片晶片陣列，這個方法可以與陣列結合。每個濾光片可以具有相同的性能或不同的性能以允許不同波長的光譜。
[0038]可替換地，所述濾光片可以通過選擇性地蝕刻在矽上的CMOS金屬層被製成網狀或點狀。網格大小或者點的大小以及點之間的距離可以被調整以過濾所希望的在特定波長的信號和/或增加在特定波長的信號。通過在特定波長增加信噪比，靈敏度也可以被增加。矽上金屬層的蝕刻在CMOS序列中被完成，並且因此不伴隨有額外費用。
[0039]一種實施方式包括IR探測器的封裝。諸如T0-5，T0-39或者T0-46的任何標準封裝可以被使用或者晶片可以直接被封裝到PCB板上，但是蓋子(Iid)應該被打開以具有使得IR輻射穿過的腔。此外，所述封裝也可以包括濾光片或者IR透明窗，除此之外或作為替代，鍵合到IR源或者由CMOS金屬層製成的濾光晶片。其也可以在NDIR室中直接被封裝。
[0040]SOI工藝的使用也意味著驅動、讀出以及信號處理電路可以與IR探測器集成在同一晶片上。所述信號處理電路可以是簡單的電壓跟隨電路、放大器或濾光片。更多複雜的電路可以修改模擬信號的形狀以適合應用或者可以包括模擬數字轉換器。用於晶片上溫度傳感器的驅動和讀出電路也可以被單片(monolithically)集成。
[0041]在一實施方式中，IR源與IR探測器被集成在同一晶片上，以在NDIR(非色散紅外)氣體傳感器中使用該晶片。所述IR源可以是微加熱器裝置——膜上的微加熱器。所述微加熱器可以是由單晶矽、多晶矽或者由諸如鋁、銅、鎢或鈦的CMOS金屬製成的電阻式加熱器。
[0042]為了改善性能，所述IR源也可以具有沉積或培養在所述膜頂部的高發射率的材料，例如，碳納米管、碳黑、石墨烯、聚醯亞胺、聚合物、金屬膜、金屬黑、薄膜堆或者其它具有高IR發射率的材料。
[0043]可替換地，在集成的IR源中的IR發射率可以被提高，通過將矽上的CMOS金屬層有選擇地蝕刻為網狀或點狀。網格大小或者點的大小以及點之間的距離可以被調整以增加特定波長的光功率和/或過濾其它波長的輸出信號。所述在矽上的金屬層的蝕刻可以在CMOS序列中被完成，並且因此不伴隨有額外費用。
[0044]所述晶片可以被封裝以被用作在封裝內的小型化的NDIR傳感器以使得兩個裝置之間具有隔離物，並且IR發射不能直接從源傳播至探測器。相反，所述IR發射不得不傳播更長的路徑以通過IR濾光片到達源。這個可以在晶片和封裝二者的設計期間被實現。當設計晶片時，發射器和探測器之間的介電氧化物填充通孔及金屬層阻止在絕緣體氧化物中IR的傳播。之後，該間隔物被形成在晶片上，這可以在封裝期間或者更早經由與頂部上的圖案化的襯底鍵合的晶片而完成。複雜的電路可以被集成在晶片上以用於驅動、讀出以及在晶片上的IR源和探測器二者的信號處理。
[0045]形成這種傳感器的所述封裝可以屬於不同的類型。本發明的一個實施方式是為了在具有由反射表面組成的壁的中心被填滿的圓柱形的封裝中封裝所述晶片，以使得IR輻射以圓形路徑(由封裝壁反射)由發射器傳播至晶片的探測器部分。光路中也可以具有光學濾光片以僅允許感興趣的波長到達IR探測器。所述封裝由顆粒濾光片覆蓋以阻止空氣傳播顆粒進入到光路中。
[0046]在一實施方式中，所述封裝可以是具有晶片在側邊的矩形，以及反射表面在所述封裝的遠側使得反射的IR從源傳播至探測器。

【專利附圖】

【附圖說明】
[0047]為了使本發明可以被更充分地理解，現在將通過例子，參考附圖描述本發明的一些的實施方式，其中:
[0048]圖1和圖2是SOI IR探測器的不同設計的橫截面示意圖；
[0049]圖3至圖8是具有熱電偶和膜形狀以及膜上其它結構的不同的布局的IR探測器的平面視圖；
[0050]圖9是由IR探測器和溫度傳感器組成的微晶片的平面視圖；
[0051]圖10是示出了經由各向異性溼蝕刻製造的IR探測器的橫截面視圖；
[0052]圖11示出了基於沒有空間在二者之間的P+和N+單晶矽的熱電偶的平面放大圖；
[0053]圖12和圖13示出了基於具有用於自校準這些區域的多晶矽層的P+單晶矽和N+單晶矽的熱電偶的放大的橫截面示意圖；
[0054]圖14示出了其中材料為經由N-MOSFET和P-MOSFET創建的反向層(invers1nlayer)的熱電偶的放大視圖；
[0055]圖15示出了包括由N-MOSFET和P-MOSFET組成的熱電堆的部分電路原理圖；
[0056]圖16示出了一種材料是由N-MOSFET創建的反向層、而另一材料是P型摻雜的單晶矽的熱電偶的放大視圖；
[0057]圖17示出了由一種材料是由N-MOSFET創建的反向層、而另一材料是P型摻雜的單晶矽的熱電堆組成的部分電路原理圖；
[0058]圖18示出了串聯連接在一起的IR探測器陣列的平面視圖；
[0059]圖19示出了可以被單獨測量的IR探測器陣列的平面視圖；
[0060]圖20示出了 IR探測器陣列的橫截面示意圖；
[0061]圖21示出了封裝有IR濾光片的晶片的橫截面示意圖；
[0062]圖22和圖23示出了具有圖案化的頂部金屬層以改善特定波長的吸收率的IR探測器的平面示意圖；
[0063]圖24和圖25示出了具有一個或兩個圖案化的頂部金屬層以改善特定波長的吸收率的IR探測器的橫截面視圖；
[0064]圖26示出了具有IR探測器的晶片的橫截面視圖，其中IR探測器具有鍵合到該晶片的IR濾光晶片；
[0065]圖27示出了具有IR源和IR探測器集成在同一晶片上並在其之間具有間隔以阻止兩個器件之間的直接IR輻射的晶片的橫截面示意圖；
[0066]圖28示出了具有IR源和IR探測器集成在同一晶片上並在其之間具有間隔以阻止兩個器件之間的直接IR輻射、而且具有對於IR輻射不透明的後側膜的晶片的橫截面示意圖；
[0067]圖29示出了具有IR源和熱電堆IR探測器集成在同一晶片上的晶片的俯視圖；
[0068]圖30示出了具有IR發射器和探測器二者的晶片的3D示意圖，並且還示出了用於晶片鍵合到晶片上的圖案化的襯底；
[0069]圖31示出了具有IR發射器和探測器晶片二者並具有襯底晶片鍵合到其上以阻止IR發射直接由發射器傳播至探測器的晶片的3D示意圖；以及
[0070]圖32、圖33示出了封裝為NDIR傳感器的晶片的示意圖。

【具體實施方式】
[0071]圖1示出了在SOI工藝中製成的IR探測器的橫截面示意圖。於此提供由矽襯底I支撐的膜層2、3、4。該膜層包括埋氧層2、介電層3以及鈍化層4。由幾個串聯連接在一起的熱電偶組成的熱電堆被形成在膜層內。圖1還示出了使用N+單晶矽6和P+單晶矽7材料的熱電堆。熱電堆的產生電信號的端子被標識為6a和7a。這些端子可以連接到襯墊(沒有示出)上或者其它讀出或信號處理電路(沒有示出)。CMOS金屬8被用於在熱的和冷的熱連接中電連接P+層和N+層。金屬層(在CMOS工藝中製成)被用於電連接它們以避免形成半導體P/N結。具有高的IR吸收率的材料被培養或沉積在膜的頂部。
[0072]整個裝置是通過使用商業的CMOS SOI工藝製造的。優選地，在這種情況下，通過使用深反應離子蝕刻(DRIE)技術的內蝕刻(back etch)的使用形成膜層。具有或不具有在同一晶片上的驅動讀出或信號處理電路的微加熱器可以被製造。
[0073]圖2示出了可替換的IR探測器的橫截面示意圖。圖2的許多特徵與圖1中的那些相同，除了用於熱電堆的材料(在圖2中)是P+單晶矽和CMOS金屬9。
[0074]值得注意的是，圖1和圖2中提供的用於熱電堆的兩種可能的材料配置只是用於舉例說明。許多不同的配置也可以被使用。例如，具有P型或η型摻雜單晶矽中任何一個的多晶矽。可替換地，具有三種或更多種材料的堆疊的熱電堆是可能的。
[0075]圖3示出了在矩形膜10上的IR探測器的平面視圖。熱電偶被放置以使得中間的熱電偶與膜的中心完全一致，而後面的熱電偶進一步遠離中心作為在填滿的中心的間隔。熱電偶由P+單晶矽6和N+單晶矽7組成。6a (Ν+單晶矽)和7a (P+單晶矽)形成熱電堆的兩個終端。
[0076]圖4示出了矩形膜上的由P+單晶矽和N+單晶矽組成並具有被布置為兩列的熱電偶的基於熱電堆的IR探測器的平面視圖。
[0077]圖5示出了在圓形膜上的IR探測器的平面視圖。在這個實施方式中，一些熱電偶延伸至膜的中心附近，而其他不作為在中心的空間的已經被填滿。
[0078]圖6示出了其中沒有熱電偶延伸至中心的IR探測器的平面示意圖。究其原因，在邊緣的溫度梯度更高(假設相同的入射輻射)。以這種方式，熱電堆的內電阻被顯著減少，而熱電堆的靈敏度不被降低至同一程度。這個和之前的示例被示出作為熱電偶的一些可能的布置。很明顯，許多這種配置是可能的。
[0079]圖7示出了在同一晶片上具有加熱器11的IR探測器。加熱器可以是具有兩個端子Ila和Ilb的簡單的電阻並且由CMOS SOI工藝可用的金屬層中一個製成。可選地，加熱器可以由單晶矽或多晶矽製成，在這種情況下熱電堆可能不得不被放置和設計以便為加熱器留出空間。
[0080]圖8示出了在同一膜上具有溫度傳感器12的IR探測器的平面視圖。溫度傳感器可以是二極體或具有兩個端子12a和12b的電阻器。二極體可以包括(沒有示出)N+層/P+層半導體結，其中這些層中的至少一個也被用於限定熱電偶(例如6或7)。
[0081]圖9示出了熱電堆IR探測器和溫度傳感器13 (由軌道13a和13b連接)在同一晶片14上的平面示意圖。當IR探測器使用正在標準SOI工藝中使用的相同材料層時，溫度傳感器被同時製成。這個溫度傳感器可以是二極體、電阻器或者諸如VPTAT或IPTAT的溫度傳感電路。這樣的傳感器在CMOS工藝中使用現有的層被製造。例如，根據本發明，二極體可以包括可以在熱電堆中使用的相同的N+層及P+層。
[0082]圖10示出了其中膜2、3、4已經通過溼蝕刻(可選地，通過各向異性的KOH或TMAH內蝕刻)被形成的IR探測器的橫截面。
[0083]圖11示出了在由P+單晶矽和N+單晶矽材料組成的熱電堆中的熱電偶的平面視圖。在這個特定的實施方式中，在P+和N+層之間沒有空間。由於在兩種材料之間形成的半導體PN結，避免了電導。在熱和冷接點，金屬8被用於連接在那個點的材料。金屬連接件15被用於測量熱電堆上的輸出電壓。
[0084]圖12示出了在由P+單晶矽和N+單晶矽材料組成的膜的部分內的熱電堆中的熱電偶的橫截面視圖。在這個特定的實施方式中，多晶矽層16被用來允許P+和N+區域的自對準製造。使用這種方法，在膜內的熱電堆的更緊密的包裝完成。多晶矽下的矽區域17保持在一個低摻雜水平。
[0085]圖13示出了在由P+單晶矽7和N+單晶矽材料6組成的熱電偶的橫截面視圖。在這種情況下，多晶矽層16還被用於自動對準，以及矽層17保持在多晶矽下面-且可以是N阱、P阱、N漂移和P漂移中的任何一個。該層17具有非常高的電阻，且所以在N+和P+區域之間有最小的傳導影響。多晶矽下的矽區域17保持在一個低摻雜水平。
[0086]圖14示出了其中熱電偶的條中的材料為經由η型MOSFET和ρ型MOSFET創建的反向層的I旲內的熱電偶的放大視圖。基條低慘雜有P和η型單晶娃。一個基條兩端聞度慘雜N+矽，而另一個基條兩端具有高度摻雜的P+型矽。多晶矽層16用作MOSFET的柵極，且當加適當的偏壓時，其在下面的矽表面提供一個高度摻雜的反向層。
[0087]圖15示出了其中由η型MOSFET和ρ型MOSFET創建的反向層被使用的熱電堆設計的電路原理圖。該設計主要由連接在一起的幾個交替的η型MOSFET 18和ρ型MOSFET19組成。
[0088]圖16示出了一種材料是由η型MOSFET創建的反向層、而另一材料是P+單晶矽層的熱電偶的放大視圖。值得注意的是，該設計也可以被替代以具有P型MOSFET和N+單晶矽結構。
[0089]圖17示出了其中使用由η型MOSFET創建的沿著P+單晶矽20的反向層的熱電堆設計的電路原理圖。該設計主要包括連接在一起的幾個交替的η型MOSFET和P+單晶矽。
[0090]圖18示出了被用作IR探測器的膜陣列平面視圖。這些熱電堆串聯連接在一起。這種設計比單個膜具有更大的靈敏度。
[0091]圖19示出了被用作IR探測器的膜陣列平面視圖。這些熱電堆沒有被連接，並且因此可以被單獨測量。例如，它們可以平行連接以提供更小的輸出電阻。在這種特殊情況下，在陣列中的所有IR探測器都是完全相同的，但是它們也可以是不同的，具有不同的布局安排，用於熱電偶的不同的材料或是不同的膜尺寸或形狀。
[0092]圖20示出了相互靠近的陣列中的兩個IR探測器膜的橫截面示意圖。由於DRIE蝕刻獲得的相鄰的垂直側壁使得膜緊密封裝。
[0093]圖21示出了封裝後的IR探測器的橫截面示意圖。探測晶片被放置在封裝基座21上，由封裝蓋子22覆蓋。IR濾光片23被放置以使得僅期望頻率範圍的輻射通過。值得注意的是，這隻示出一種可能的封裝選擇，標準封裝中的其他選擇也是可能的。
[0094]圖22示出了基於熱電堆的IR探測器的平面示意圖，該熱電堆具有網格狀圖案化的頂部金屬層24，該頂部金屬層24被用於根據洞的尺寸和間隔改善對於特定波長的吸收率。
[0095]圖23示出了基於熱電堆的IR探測器的平面示意圖，該熱電堆具有點狀圖案化的頂部金屬層，該頂部金屬層被用於改善對於特定波長的吸收率，並且還根據點的尺寸和形狀充當濾光片。網格和點結構都是使用在CMOS工藝中已經呈現的一個或多個金屬層製造的，因此不再需要額外的步驟。
[0096]圖24示出了具有形成點陣列或網格的頂部金屬24的IR探測器的橫截面。
[0097]圖25示出了形成點陣列或網格用於改善特定波長的吸收率的兩個金屬層24的橫截面。
[0098]針對改善吸收率的圖案化的金屬層在圖22至圖25中所示的圖中作為示例給出，很顯然，其他可能圖案和方案也可以被使用，例如六邊形或圓形。
[0099]圖26示出了具有晶片鍵合IR濾光片的IR探測器橫截面示意圖。鍵合的晶片/晶片由矽襯底25和膜26組成。膜可以由二氧化矽、氮化矽和/或其他根據需要改變濾光特性的其他材料組成。
[0100]圖27示出了具有IR探測器和IR源的晶片的橫截面示意圖，該晶片是在膜上的微加熱器。微加熱器27由軌道28連接以及膜被用於改善加熱器的熱絕緣。晶片被設計以使得來自IR源的發射不直接傳到IR探測器。這是通過在經過堆疊的金屬層以及通孔29的兩者之間創建隔離(isolat1n)來實現，其通過CMOS工藝參數形成，並可以阻止IR經由中間介電層(inter dielectric)傳播。
[0101]圖28示出了在晶片後的薄膜塗層31。該塗層由相對IR不透的材料製作以阻止IR輻射從後側由源傳播至探測器。
[0102]圖29示出了具有IR源28和熱電堆IR探測器的晶片的俯視圖。
[0103]圖30和31示出了晶片鍵合技術以確保沒有IR輻射在源和探測器之間短路徑傳播。出於這個目的，襯底32被圖案化以及晶片上的晶片被鍵合以便在源和探測器之間創建間隔物。
[0104]圖32示出了在圓形封裝34中用作NDIR傳感器的晶片的平面示意圖。其由從晶片上的IR源到IR探測器的圓形的光路組成。該路徑的側壁由反射材料製成以使IR輻射被反射至探測器。光學濾光片33被封裝在探測器附近以使只有感興趣的波長穿過。
[0105]圖33示出了矩形封裝的晶片的平面示意圖，晶片遠端具有反射表面35以反射發射至探測器。
【權利要求】
1.一種紅外(IR)探測器，該探測器包括: 熱電堆，所述熱電堆包括在CMOS絕緣體上矽結構(SOI)工藝中製造的介電膜上連接在一起的多個熱電偶； 其中，每個熱電偶包括至少第一和第二異種材料，其中所述第一材料由單晶矽層製成，且所述單晶矽層是用於所述CMOS SOI工藝中的標準層。
2.根據權利要求1所述的IR探測器，其中，所述單晶矽層是N+摻雜或P+摻雜單晶矽層。
3.根據權利要求1或2所述的IR探測器，其中，所述N+或P+層形成集成在同一晶片上作為所述IR探測器的η溝道或P溝道MOSFET的源極層或漏極層。
4.根據權利要求1、2或3所述的IR探測器，其中，所述多個熱電偶串聯連接在一起。
5.根據上述任意一項權利要求所述的IR探測器，其中，所述第二材料是從一組中選擇，該組包括: 具有與所述第一材料相反的摻雜極性的單晶娃層； 多晶娃；以及 包括鋁、銅、鈦及鎢中任何一個的CMOS金屬。
6.根據權利要求5所述的IR探測器，其中，所述第二材料是P+或N+單晶矽層。
7.根據權利要求5所述的IR探測器，其中，所述第二材料是單晶矽層或多晶矽層，且通過CMOS互連金屬將所述第一材料電連接到所述第二材料。
8.根據上述任意一項權利要求所述的IR探測器，該IR探測器還包括在所述單晶矽層頂部的多晶矽柵，其中所述多晶矽柵被放置以在所述單晶矽層中創建反向層。
9.根據上述任意一項權利要求所述的IR探測器，其中，每個熱電偶還包括第一和第二熱連接，所述第一熱連接是熱結點以及所述第二熱連接是冷結點。
10.根據上述任意一項權利要求所述的IR探測器，其中，所述第一連接位於所述膜上，而所述第二連接位於所述膜外。
11.根據上述任意一項權利要求所述的IR探測器，其中，所述膜通過從DRIE、各向異性溼法蝕刻、KOH及TMAH中選擇的工藝形成。
12.根據上述任意一項權利要求所述的IR探測器，其中，所述膜具有矩形、圓角化的矩形、六邊形及圓形中的任意一種形狀。
13.根據上述任意一項權利要求所述的IR探測器，其中，所述熱電偶在所述膜上被布置為兩行。
14.根據上述任意一項權利要求所述的IR探測器，其中，所述熱電偶被布置以使一些熱電偶延伸至所述膜的中心。
15.根據上述任意一項權利要求所述的IR探測器，其中，所述熱電偶沒有一個延伸至所述膜的中心。
16.根據權利要求5所述的IR探測器，其中所述第二材料是單晶矽層，並且多晶矽層被用在所述第一和第二材料之間以便自對準所述單晶矽層的摻雜以最優化它們之間的間隔。
17.根據權利要求5所述的IR探測器，其中所述第二材料是單晶矽層，在每個熱電偶的所述第一和第二材料之間沒有間隔。
18.根據權利要求5所述的IR探測器，其中所述第二材料是單晶矽層，並且在每個熱電偶的所述第一和第二材料之間存在間隔。
19.根據上述任意一項權利要求所述的IR探測器，該IR探測器還包括在所述膜上的加熱器。
20.根據權利要求19所述的IR探測器，其中，所述加熱器是以下中的任意一者: 由多晶矽製造的電阻加熱器； η或P型摻雜的單晶矽；以及 諸如鋁、鎢或鈦的CMOS金屬。
21.根據上述任意一項權利要求所述的IR探測器，該IR探測器還包括在所述膜上的溫度傳感器。
22.根據權利要求21所述的IR探測器，其中，所述溫度傳感器是以下中的任意一者: 二極體(熱二極體)； 放置在二極體配置中的電晶體(熱電晶體)；以及 基於熱二極體或熱電晶體的電路。
23.根據權利要求21所述的IR探測器，其中，所述溫度傳感器是由單晶矽、多晶矽或用在所述SOI工藝中的互連金屬製造的電阻器。
24.根據上述任意一項權利要求所述的IR探測器，其中，所述膜包括以下製造的一個或多個層: 單晶娃；多晶娃；以及 包括鋁、鎢和鈦中任意一個的CMOS金屬。
25.根據上述任意一項權利要求所述的IR探測器，其中，所述膜包括頂部鈍化層，該鈍化層包括二氧化矽或氮化矽。
26.根據上述任意一項權利要求所述的IR探測器，其中，在所述膜上的頂部表面被提供有塗層，該塗層包括從包括聚合物、炭黑、碳納米管、石墨烯及具有高的IR發射率的材料的組中選擇的材料。
27.根據上述任意一項權利要求所述的IR探測器，該IR探測器還包括放置於所述熱電堆頂部用於增加靈敏度的網格狀CMOS金屬，並且其中所述網格尺寸被選擇以過濾在特定波長期望的信號和/或以增加在特定波長的信號。
28.根據上述任意一項權利要求所述的IR探測器，該IR探測器還包括放置於所述熱電堆頂部用於增加靈敏度的點狀CMOS金屬，並且其中所述點的大小和所述點之間的距離被選擇以過濾在特定波長期望的信號和/或以增加在特定波長的信號。
29.根據權利要求25所述的IR探測器，該IR探測器還包括頂部金屬熱擴散板，該頂部金屬熱擴散板通過遠離所述鈍化層的蝕刻被暴露。
30.根據上述任意一項權利要求所述的IR探測器，該IR探測器還包括在同一晶片上作為所述探測器的溫度傳感器，所述溫度傳感器包括以下中的任意一個: 二極體(熱二極體)； 電晶體(熱電晶體)； 由單晶矽、多晶矽或CMOS金屬製造的電阻器；以及 諸如VPTAT或IPTAT的標準溫度傳感電路。
31.根據上述任意一項權利要求所述的IR探測器，該IR探測器還包括在同一晶片上作為所述探測器的電壓跟隨電路、放大電路和讀出模擬或數字電路中的一個或多個。
32.根據上述任意一項權利要求所述的IR探測器，被形成以作為IR探測器的陣列。
33.根據權利要求32所述的IR探測器，被配置以使得在所述陣列中的所有所述探測器被串聯或並聯連接在一起，並且是同時或單獨可操作的。
34.根據上述任意一項權利要求所述的IR探測器，該IR探測器還包括通過晶片鍵合的方式附著的IR濾光片。
35.根據權利要求34所述的IR探測器，其中所述IR濾光片包括晶片或晶片，通過DRIE蝕刻該晶片或晶片形成包括二氧化矽和/或氮化矽中的一個或多個的一個或多個膜。
36.根據上述任意一項權利要求所述的IR探測器，被封裝有IR濾光片。
37.一種非色散紅外(NDIR)傳感器,該傳感器包括:在晶片上的根據上述任意一項權利要求所述的IR探測器以及在同一晶片上的第二膜上的IR源。
38.根據權利要求37所述的NDIR傳感器，其中所述IR源包括在所述第二膜上的電阻加熱器，並且所述加熱器由單晶矽、多晶矽或包括鋁、鎢及鈦中任意一個的CMOS金屬製造。
39.根據權利要求37或38所述的NDIR傳感器，該NDIR傳感器還包括由在所述IR源和探測器之間的通孔和金屬層結構創建的隔離物。
40.根據權利要求37、38或39所述的NDIR傳感器，該NDIR傳感器還包括經由圖案化襯底的晶片鍵合創建於所述晶片上的隔離物。
41.根據權利要求37至40中任意一項所述的NDIR傳感器，該NDIR傳感器還包括在所述晶片的封裝期間創建於所屬晶片上的間隔。
42.根據權利要求37至41中任意一項所述的NDIR傳感器，其中，所述NDIR晶片以圓柱形封裝來封裝以使得從所述源到所述探測器的光路是圓形的。
43.根據權利要求37至42中任意一項所述的NDIR傳感器，該NDIR傳感器還包括在包括所述晶片的封裝的光路中的IR濾光片。
44.根據權利要求37至43中任意一項所述的NDIR傳感器，該NDIR傳感器還包括顆粒濾光片。
45.根據權利要求37至44中任意一項所述的NDIR傳感器，該NDIR傳感器還包括從包括聚合物、碳納米管、石墨烯、金屬膜、金屬黑、薄膜堆疊在所述IR源膜上的組中選擇的高發射率材料。
46.根據權利要求38至45中任意一項所述的NDIR傳感器，其中，所述IR源包括放置在電阻加熱器的頂部以增加所述發射率的網格狀CMOS金屬，且其中網格大小被選擇以過濾在特定波長的期望的信號和/或增加在特定波長的發射。
47.根據權利要求38至46中任意一項所述的NDIR傳感器，其中所述IR源包括放置在電阻加熱器的頂部以增加發射率的點狀CMOS金屬，且其中點的大小和點與點之間的距離被選擇以過濾在特定波長的期望的信號和/或增加在特定波長的發射。
48.一種用於使用CMOS絕緣體上矽結構(SOI)工藝製造紅外(IR)探測器的方法，該方法包括: 形成襯底； 在所述襯底上形成介電膜； 在所述介電膜上形成包括多個連接在一起的熱電偶的熱電堆， 其中，每個熱電偶包括至少第一和第二異種材料，其中所述第一材料由單晶矽層製造，並且所述單晶矽層是用在所述CMOS SOI工藝中的標準層。
【文檔編號】G01J5/12GK104412082SQ201380024462
【公開日】2015年3月11日 申請日期:2013年5月2日 優先權日:2012年5月8日
【發明者】F·烏德雷亞, J·加德納, S·Z·阿里, M·喬杜裡, I·波埃納魯 申請人:劍橋Cmos傳感器有限公司