磁性隨機存取存儲器(mram)的原位電阻測量的製作方法

2023-09-18 10:10:30 1

專利名稱：磁性隨機存取存儲器(mram)的原位電阻測量的製作方法
技術領域：
本發明涉及集成電子電路，且特定來說涉及集成電路存儲器元件的原位測量。
背景技術：
在磁阻RAM(MRAM)中，數據作為磁性極化而存儲於稱作磁性隧道結(MTJ)的元件中。電阻視MTJ中的兩個層的相對極化而定。一個層為永久(「固定」)層，而另一(「自由」)層將改變以匹配充分強的外部場的極化。通過測量電阻，可確定自由層極化。存儲器裝置可由併入有MTJ的此類「單元」的柵格構建。或者，自旋轉移力矩(STT)MRAM使用充分臨界電流密度的自旋對準(「極化」)電子來直接扭轉，且將極化「寫入」到自由層，其中極化方向和結電阻視電子流的方向而定。次臨界電流密度可用於測量電阻。隨著存儲器單元大小按比例減少，此寫入電流進一步減小， 隨著Si技術繼續按比例調整到較高裝置間距密度，此減小為重要益處。通過自由層和固定層極化是平行的還是反平行的來確定存儲器狀態。在平行狀態 (「0狀態」)中，跨越薄絕緣層的隧穿電阻相對較「低」。在反平行狀態中，跨越薄絕緣層的隧穿電阻相對較「高」。測量此磁阻確定存儲於MTJ單元中的存儲器狀態。用於特徵化兩個電阻值的度量稱作磁化率(MR)，將磁化率(MR)定義為MTJ反平行電阻(Rap)與MTJ平行電阻(Rp)之間的差值除以MTJ平行電阻(Rp)，即，(Rap-Rp)/Rp0 MR優選為儘可能大的，即，兩個狀態的電阻值儘可能相差較大，以確保正確讀取MTJ單元的存儲器狀態的可靠性。舉例來說，可如下實現測量存儲器狀態MRAM單元可常規地包括串聯於位線與源極線之間的MTJ及電晶體。將位線及源極線設定於電位差下。當將電晶體柵極設定為接通 (例如，「高」)時，電流可流經MTJ。由淨電位差以及位線電阻、MTJ電阻、電晶體接通狀態電阻及源極線電阻的串聯總和來定義所述電流。MTJ電阻可具有以下兩個值中的一者針對平行0狀態的「低」，或針對反平行1狀態的「高」。通過測量MTJ上的電壓降及通過MTJ 單元的電流，可計算電阻。可比較(例如)MTJ電晶體結與源極線之間的參考電壓與在MTJ 處於兩種狀態中的任一者中的情況下所測量到的電壓。將參考電壓設定為兩個所測量電壓之間的中間值可用於比較器邏輯門中以區別兩個狀態。歸因於通常可在裝置製造過程中發生的處理條件的變化，且甚至在於存儲器陣列中含有多個此些MTJ單元的單一晶片的範圍上的變化(例如，歸因於光刻均勻性)，可能導致磁電阻的值的變化。此變化在裝置結構按比例調整到約數十納米或更小的尺寸且工藝變化為約數納米時變得越加重要。即，當裝置尺寸的分數改變相對於裝置大小變得顯著時，存在以下可能性工藝變化可導致處於低0狀態中的一些MTJ單元的磁電阻變得接近處於高 1狀態中的一些MTJ單元的磁電阻或與其重疊。由於常規地通過測量MTJ單元上的電壓降且比較所述電壓降與參考電壓來確定電阻值，因此在讀取MTJ單元的存儲器狀態時可能出現錯誤。在MTJ單元的大存儲器陣列中，存儲器讀取錯誤的數目可歸因於工藝變化及溫度(PVT)而變得顯著。結合自動測試設備(ATE)，所有存儲器元件的100%測試為可能的。此在特徵化存儲器陣列(包括基於MRAM及STT-MRAM的存儲器陣列)時是有用的。因為由遠離MTJ的所有源引起的所有電阻(即，「寄生」電阻)的總和可能與MTJ 電阻相當，所以兩個MTJ狀態之間的總的可測量電阻差可為總電阻的顯著分數(例如， 25% -75% )。較大寄生電阻減弱了 MTJ的兩個電阻狀態之間的所測量電壓的改變(如上文所描述)，此減弱可限制用於設定電阻參考電平的裕度，所述電阻參考電平用於區別MTJ 處於哪個狀態，即，電阻是低於參考電平( 與Rap的平均值)還是高於參考電平。此夕卜，ATE、用以介接ATE與存儲器晶片的電纜及晶片上互連件可引入額外寄生電阻及電抗性阻抗。此些寄生電阻與納米級MTJ MRAM裝置的阻抗相比可為顯著的，且此可限制測試的準確度及速度。因此，需要能夠特徵化在存儲器陣列中的MTJ單元的兩個狀態下的磁電阻的統計變化，不僅作為特徵化工藝穩定性的手段，而且用於確定用於讀取存儲器狀態的平行電阻及反平行電阻參考電平，平行電阻及反平行電阻參考電平可消除或補償寄生效應。

發明內容
揭示一種用於在含有MRAM存儲器陣列的集成電路上原位測量MTJ電阻的方法及系統。比較所述MRAM陣列中的每一 MTJ單元與接近MTJ單元的複製單元。所述複製單元包括相同的寄生組件，但不包括MTJ。此情形實現對兩個單元所共有的寄生阻抗的消除，且使用電流鏡射方案來確定MTJ電阻。一種測量磁性隨機存取存儲器(MRAM)單元的磁性隧道結(MTJ)的電阻的方法包括將具有選定電平的電壓施加到包含MTJ的存儲器單元，所述MTJ與處於導通狀態的存儲器單元電晶體串聯；確定通過所述存儲器單元的電流量；將可變電壓施加到複製單元，所述複製單元不具有MTJ，但包含處於導通狀態的複製單元電晶體；確定所述可變電壓的值， 其中通過所述複製單元的電流量大體上與通過所述存儲器單元的所述電流量相同；及通過獲取所述存儲器單元電壓與所述經確定的可變複製單元電壓之間的差值且將所述結果除以所述經確定的存儲器單元電流來計算所述MTJ電阻。一種測量磁性隧道結(MTJ)存儲器單元的磁性隨機存取存儲器(MRAM)陣列中的 MTJ的電阻的方法包括將所述MRAM劃分為可尋址區段；比較所述可尋址區段中的一者中的每一 MTJ單元與複製單元的相關聯群組中的對應複製單元；及基於所述比較而確定每一 MTJ單元的電阻。一種用於磁性隧道結(MTJ)磁性隨機存取存儲器(MRAM)的陣列結構包括若干模塊及每一模塊內的組。每一組包括若干MTJ存儲器位片及一複製位片。多個MTJ存儲器單元提供於每一 MTJ存儲器位片內，且多個複製單元提供於每一複製位片內。複製位單元的數目等於同一組的MTJ位片中的任一者中的MTJ存儲器單元的最大數目。前文已相當廣泛地概述了本發明的特徵及技術優勢以便可更好地理解以下的實施方式。在下文中將描述本發明的額外特徵及優勢，其形成本發明的權利要求書的主題。所屬領域的技術人員應了解，所揭示的概念及特定實施例可易於用作用於修改或設計其它結構來進行本發明的相同目的的基礎。所屬領域的技術人員還應了解，此種等效構造不脫離如所附權利要求書中闡述的本發明的精神及範圍。當結合附圖考慮時，從以下描述將更好地理解據信為本發明的特性的新穎特徵(關於其組織及操作方法兩者)以及其它目的及優勢。然而，應明確理解，所述圖中的每一者是僅出於說明及描述目的而提供且既定不界定本發明的限制。


為了更徹底地理解本發明，現參考結合所附圖式進行的以下描述。圖1為展示可有利地使用本發明的實施例的示範性無線通信系統的框圖。圖2為根據本發明的實施例的磁性隧道結單元及複製單元的表示。圖3為根據本發明的實施例的具有MTJ存儲器位單元的多個MTJ位片及複製位片的組的表示。圖4為根據本發明的實施例的能夠進行原位MTJ電阻測量的1Mb MRAM晶片的架構的表示。圖5為根據本發明的實施例的用於確定參考電阻值的測量到的平行及反平行MTJ 電阻值的直方圖。圖6為根據本發明的實施例的用於測量MTJ電阻的方法的流程圖。
具體實施例方式揭示一種用於在含有MRAM存儲器陣列的集成電路上原位測量MTJ電阻的方法及系統。圖1展示可有利地使用本發明的實施例的示範性無線通信系統100。出於說明的目的，圖1展示三個遠程單元120、130及150以及兩個基站140。將認識到，典型無線通信系統可具有更多遠程單元及基站。遠程單元120、130及150包括MRAM及/或STTMRAM存儲器裝置125A、125B及125C，其為如下文進一步論述的本發明的實施例。圖1展示來自基站140及遠程單元120、130及150的前向鏈路信號180以及從遠程單元120、130及150到基站140的反向鏈路信號190。在圖1中，將遠程單元120展示為行動電話，將遠程單元130展示為可攜式計算機，且將遠程單元150展示為無線本地迴路系統中的固定位置遠程單元。舉例來說，遠程單元可為手機、手持型個人通信系統(PCQ單元、例如個人數據助理的可攜式數據單元或例如儀表讀取設備的固定位置數據單元。儘管圖1說明根據本發明的教示的遠程單元，但本發明不限於這些示範性所說明單元。本發明的實施例可適用於包括存儲器的任何裝置中。圖2為根據本發明的實施例的用於使用複製單元206評估磁性隧道結(MTJ)單元 205的電流鏡電路200的表示。MTJ單元205包括MTJ 210以及具有漏極D、源極S與柵極 G連接的電晶體220，所述電晶體220適於視施加到柵極的信號而準許電流流經單元205。 MTJ 210可由電阻Rto表示，因為Rto為所關注參數。MTJ 210在一側上耦合到電晶體220的漏極D，且在另一側上耦合到位線BL。電晶體220的源極S耦合到源極線SL。位線BL及源極線SL兩者的特徵分別為寄生電阻及
Rslo當經由字線WL將適當信號施加到電晶體220的柵極G從而使電晶體220導通時， 電晶體220的特徵可為寄生電阻&。寄生電阻可為測量到的總電阻的約50%。
複製單元206包括複製電晶體且不包括MTJ。複製電晶體230與MTJ單元電晶體 220大體上相同。在一個實施例中，電晶體220及230為等同的。MTJ單元電晶體220及複製電晶體230兩者可由同一字線WL並行控制以變得同時導通。複製單元寄生電阻
保持不變，但MTJ電阻Rto在複製單元206中不存在。在一實施例中，包括MTJ 210的電路中的寄生電阻大體上等同於包括複製單元206的電路中的寄生電阻，但另外在一些變化範圍內大體上相同。現將描述測量MTJ 210的電阻值的電流鏡方法。源極線SL及複製源極RSL可共同接地，或連接到相同電壓電位。假設MTJ 210先前已被寫入到已知狀態(例如，低或0)。 將具有足以「讀取」MTJ狀態但不足以幹擾所述狀態的值的位線電壓V皿施加到位線BL。字線WL耦合到MTJ單元電晶體220及複製電晶體230兩者的柵極G，所述兩個柵極G均通過施加的寫入信號而共同接通。MTJ單元205中的所得電流^為位線電壓V皿除以總電阻 RBL+RSL+RT+Rmtjo在複製單元電路中，將可變複製位線電壓V-施加到複製位線RBL。可變化 Vm直到複製電路中的所得電流與MTJ單元電路中的電流相同為止。在此電流值的情況下， 假設MTJ單元205及複製單元206兩者中的寄生電阻大體上相同或等同，電壓差VBfVi對應於僅在MTJ 210上出現的電壓降。因為電流在MTJ單元電路及複製單元電路中相同，即， 複製單元電路電流經設定為等於i皿，所以通過關係式Rmtt =來確定MTJ電阻 Rmtjo因此，通過寄生電阻的共模抑制來確定MTJ 210的電阻。可在MTJ 210經寫入到相反狀態(即，反平行或「1」)之後重複所述測量。針對每一狀態獲得Rmtt的一個值，其中針對反平行狀態1可預期Rmtt較高，且針對平行狀態0可預期Rmtt較低。可基於Rmtt的測量到的低狀態值及高狀態值來選擇中間參考電阻I ref。可視測量到的Rmtt在與Rref相比時的相對值，通過輸出電路(未圖示)來分別產生邏輯狀態0 或1。因為任何存儲器(包括MRAM及STT-MRAM)可由大量存儲器單元組成，所以適用於所有MTJ單元205的Rref的單一值將為有利的，但可能歸因於跨越MRAM晶片的工藝、電壓及溫度(PVT)變化而不切實際。另外，可能出現電壓電平變化，且操作或測試溫度條件可改變結果。此些PVT變化影響在含有大量MTJ單元205的晶片上的MTJ210的所測量值。因此，可在晶片的若干局部區域中複製複製單元，且在局部區域內執行MTJ單元205的電流鏡測量。下文揭示用於在區域性基礎上存取一區域中的每一 MTJ單元205的架構，其中複製單元206接近MTJ單元205而位於同一地點。複製電路是基於圖2中所展示的電路。所述架構試圖實現減少複製單元所使用的晶片空間的不當量的消耗與歸因於寄生電阻而限制用於測試所需的功率之間的平衡。另外，因為可預期納米級裝置與寄生組件的電阻值的PVT 變化(甚至在晶片上的一個位置與另一位置之間)，所以可結合晶片設計的架構使用統計方法以便確定I^f的合適值。在一個實施例中，圖3展示待由一個複製位片測試的η+1個存儲器位片，其中將存儲器位片展示為垂直列，且每一位片耦合到η+1條位線BLO-BLn中的一者。舉例來說，可通過一個複製位片測試32個位片。每一位片含有m+1個MTJ單元CO-Cm，其垂直布置於每一位片中。因此，此存儲器的大小為(η+1) X (m+1)。將額外複製位片布置為平行於存儲器位片的列，且含有(m+1)個複製單元RCO-RCm以鏡射由所述位線BLO-BLn中的一者識別的任一存儲器位片中的對應數目的MTJ單元CO-Cm。如上文所描述，每一 MTJ單元CO-Cm包括
8MTJ 210(表示為電阻器Rto)及電晶體220。每一複製單元RCO-RCm包括電晶體230，但不包括MTJ。如圖3中所展示，單一水平行(在存儲器位片及複製位片兩者中)中的所有電晶體220、230共享共同字線WLo-WLm。在任何單一存儲器位片中，連接到每一 MTJ單元CO-Cm的位線並聯耦合到位線 BLtl-BLn中的單一片位線。在複製位片中，所有電晶體230(例如，在漏極D處)並聯耦合到單一複製位線RBL。類似地，單一存儲器位片中的電晶體220的所有源極S並聯耦合到源極線SLtl-SLn中的單一片源極線。在複製位片中，所有電晶體230(例如，在源極S處)並聯耦合到單一複製源極線RSL。未展示位線BLci-BI^RBL以及源極線SLtl-SLn及RSL的寄生電阻，但應理解，所述寄生電阻存在。所有位片中的MTJ單元205及具有相同垂直地址的複製單元206 (例如，Cl、RCl， 如圖3中所展示)的電晶體柵極G並聯連接到WLtl-WLm中的單一字線(例如，WL1)。即，在每一片中存在對應於(m+1)個單元的(m+1)條字線。從圖3可見，如果存儲器單元陣列變大，即，存儲器位片的數目或每一位片的存儲器單元的數目變大，那麼與長位線、源極線及字線相關聯的寄生電阻可相對於MTJ電阻& 的值而變大。因此，可相應地選擇存儲器單元陣列的大小，且為每一陣列提供複製位片。舉例來說，一組可包括各自含有512個存儲器單元的32個存儲器位片以及含有512個複製單元的一個複製位片。此配置的益處在於，正被測試的任何MTJ單元205可距對應複製單元 206僅幾微米或數十微米。可合理地將PVT條件假設為在此些距離內為大體上均勻的，且位線、源極線及字線的寄生電阻可保持在選定的統計範圍內。即，寄生電阻可在選定大小的陣列內為大體上均勻的，從而改善MTJ電阻的測量的準確度。如上所述，可通過使多個組成群組來建立較大存儲器陣列。舉例來說，圖4展示在 65nm技術節點下設計的1MB MRAM晶片的存儲器400的實施例。如上文所描述，每一組可包括(例如)各自具有512個MTJ單元的32個存儲器位片及具有512個複製單元的一個複製位片。在每一存儲器位片內，512個MTJ單元可並聯耦合於從位線BLtl-BLn中選擇的單一位線與從源極線SLtl-SLn中選擇的單一源極線之間。在每一複製位片內，512個複製單元可並聯耦合於單一複製位線RBL與單一複製源極線RSL之間。在一組內，每一存儲器位片及複製位片可具有地址。此外，在一實施例中，八個此些組(bnk-bnk)可經組織為模塊 (mod-mod) 0所述模塊則將具有8 X 32 X 512 = 131，072個存儲器單元。八個此些模塊(mOd-mOd)可經組織於晶片上以包括1，048，576( 「1MB」)個存儲器單元205。所述模塊中的每一者可具有模塊地址。如圖4中所展示，所述模塊經布置為各具有四個模塊的兩個行，以促進模塊、組及位片的尋址。如圖4中所展示，總共1，024條字線WLtl-WLltl23可用以尋址每一位片中的512個位單元例如，512條字線WLtl-WL511用於模塊的上部行，且512條字線WL512-WLltl23用於模塊的下部行。在另一實施例中，可以並行對的方式來尋址上部及下部字線集合。舉例來說，字線 WLtl及WL512可並聯耦合，使得字線信號實質上同時施加到兩條字線。因此，可能僅需要512 個字線地址。在此後者實施例中，例如，在尋址特定字線的任何時間，同時接通對應的MTJ 單元電晶體220及複製電晶體230。即，單一字線在被尋址時接通1，024個存儲器單元電晶體及64個複製單元電晶體的柵極。然而，指定單一模塊/組/位片地址將導致單一存儲器單元-複製單元鏡電流測量。存儲器400中的存儲器單元-複製單元對的尋址可通過地址總線410來實現，其中在預解碼器420中預解碼由存儲器400接收的地址信號以管理字線 WL、位線BL、模塊、組、位片等的個別尋址。圖5為根據本發明的實施例的用於確定參考電阻值的所測量到的平行(低)MTJ 電阻R1m值及反平行(高)MTJ電阻Iihigh值的直方圖。可界定參考電阻Rrrf以便確定存儲器單元是具有處於平行磁化0狀態(具有低於RMf的電阻)中的MTJ還是具有處於反平行磁化1狀態(具有高於Rm的電阻)中的MTJ。S卩，將測量到的電阻與參考電阻加以比較即會確定MTJ單元在操作期間的存儲器狀態。在含有MTJ的位單元陣列中，平行電阻及反平行電阻Rap各自具有以標準偏差 σ為特徵的平均值及分布。可將參考電阻選擇為大體上處於艮與Rap之間的「中央」。 在一個實施例中，Rref與艮及Rap兩者的間隔為艮及Rap的平均值的相應σ的六倍。這可稱作艮與Rap之間的「12 O，，間隔。在與每一平均值的間隔具有1 σ的額外裕度的情況下， Rp及Rap可分開「 14 σ，，以改善正確感測MTJ的狀態的可靠性。Ι ρ及Rap的相應平均值及分布的準確測量幫助確保對存儲於MTJ位單元中的數據的適當感測。圖6為根據本發明的實施例的用於測量MTJ電阻的方法600的流程圖。假設存儲器MTJ單元205具有已被寫入到特定狀態的MTJ，則目標為測量MTJ 210的電阻。將適於讀取MTJ 210電阻(並不將其改變)的選定電壓電平I施加到選定存儲器MTJ單元205(框 610)。所施加電壓產生通過MTJ單元205的電流，測量所述電流(框620)。將可變電壓V· 施加到對應複製單元206 (框630)。確定在複製單元206中產生與在MTJ單元205中測量到的電流相同的電流的可變電壓V-的值(框640)。接著如上文所描述來計算電阻Rmtt (框 650)。在必要時，可對待測量的MTJ單元205的每一組重複框610-650的流程。因此，可了解，揭示一種用於測量MTJ電阻的系統及方法。這在納米級結構特徵化於集成電路環境中的情況下為尤其有價值的，在所述集成電路環境中，寄生電阻與所測量的MTJ電阻相當。雖然已陳述特定電路，但所屬領域的技術人員將了解，並不需要所揭示電路中的全部來實踐本發明的實施例。此外，尚未描述特定眾所周知的電路以維持對本發明的聚焦。 類似地，儘管描述內容依據平行及反平行MTJ極化而提及邏輯「0」及邏輯「 1 」，但所屬領域的技術人員應了解，可在不影響本發明的操作實施例的情況下切換狀態值，相應地調整電路的剩餘部分。雖然已詳細描述本發明的實施例及其優點，但應理解，可在不脫離如由所附權利要求書界定的本發明的精神及範圍的情況下在本文中進行各種改變、替換及更改。舉例來說，通過單一複製位片測試的位片的數目可大於或小於32，且存儲器位片及對應複製位片可包括少於512個或多於512個的單元。此外，本申請案的範圍既定不限制於說明書中描述的過程、機器、製造、物質組成、手段、方法及步驟的特定實施例。如一般所屬領域的技術人員將從本發明的實施例輕易了解，可根據本發明利用當前存在或稍後待開發的執行與本文所描述對應實施例大體上相同的功能或實現與本文所描述對應實施例大體上相同的結果的過程、機器、製造、物質組成、手段、方法或步驟。因此，所附權利要求書既定在其範圍內包括此些過程、機器、製造、物質組成、手段、方法或步驟。
權利要求
1.一種測量磁性隨機存取存儲器(MRAM)單元的磁性隧道結(MTJ)的電阻的方法，其包含將具有選定電平的電壓施加到包含MTJ的存儲器單元，所述MTJ與處於導通狀態的存儲器單元電晶體串聯；確定通過所述存儲器單元的電流量；將可變電壓施加到複製單元，所述複製單元不具有MTJ且包含處於導通狀態的複製單元電晶體；確定所述可變電壓的值，其中通過所述複製單元的電流量大體上與通過所述存儲器單元的所述電流量相同；及通過獲取所述存儲器單元電壓與所述經確定的可變複製單元電壓之間的差值且將所述結果除以所述經確定的存儲器單元電流來計算所述MTJ電阻。
2.根據權利要求1所述的方法，其進一步包含將所述選定電壓電平施加到耦合到所述MTJ的第一電極的存儲器單元位線；及將字線信號施加到存儲器單元電晶體柵極以將所述存儲器單元電晶體置於所述導通狀態。
3.根據權利要求2所述的方法，其進一步包含將所述可變電壓施加到耦合到複製單元電晶體漏極的複製單元位線；及將所述字線信號施加到複製單元電晶體柵極以將所述複製單元電晶體置於所述導通狀態。
4.根據權利要求3所述的方法，其進一步包含將所述存儲器位線電壓設定為足以在所述MTJ上產生電壓降但不足以改變所述MTJ的狀態的電平。
5.根據權利要求1所述的方法，其進一步包含計算在距所述複製單元的選定接近度內的存儲器單元的所述MTJ電阻。
6.根據權利要求1所述的方法，其中所述MRAM為自旋力矩轉移(STT)MRAM。
7.一種用於測量磁性隨機存取存儲器(MRAM)中的存儲器單元的磁性隧道結(MTJ)的電阻的電路，其包含存儲器單元，其包含與存儲器單元電晶體串聯耦合的MTJ，所述存儲器單元接收選定電壓電平以產生存儲器單元電流；及複製單元，其不具有MTJ且包含複製單元電晶體，所述複製單元接收可變電壓電平以產生大體上與存儲器單元電流電平相同的複製單元電流電平，從而實現對所述MTJ的所述電阻的計算。
8.根據權利要求7所述的電路，其中所述存儲器單元進一步包含 位線，其用以將位線電壓供應到所述MTJ ；存儲器單元源極線，其耦合到單元電晶體源極以供應單元源極線電壓；及字線，其將字線信號提供到單元電晶體柵極以控制所述單元電晶體。
9.根據權利要求8所述的電路，其中所述複製單元進一步包含 複製位線，其用以將所述可變電壓電平供應到所述複製單元；複製源極線，其耦合到所述複製電晶體的源極以供應與所述單元源極線電壓大體上相同的複製源極線電壓；及所述複製電晶體的柵極，其接收所述字線信號以控制所述複製電晶體。
10.根據權利要求9所述的電路，其中所述位線電壓處於足以在所述MTJ上產生電壓降但不足以改變所述MTJ的狀態的電平。
11.根據權利要求7所述的電路，其中所述MRAM為自旋力矩轉移(STT)MRAM。
12.根據權利要求7所述的電路，所述MRAM包含多個模塊，每一模塊包含多個組，每一組包含具有選定數目的存儲器單元的多個存儲器位片及至少一個複製位片。
13.根據權利要求12所述的電路，其進一步包含共同位線，其連接到每一存儲器位片中的每一存儲器單元；共同源極線，其連接到每一存儲器位片中的每一存儲器單元及每一複製位片中的每一複製單元；複製位線，其連接到每一複製位片中的每一複製單元；及字線，其在每一行中連接到所述行中的所述對應存儲器單元及複製單元中的每一者。
14.根據權利要求1所述的電路，其中所述MTJ為自旋轉移力矩(STT)MTJ。
15.一種測量磁性隧道結(MTJ)存儲器單元的磁性隨機存取存儲器(MRAM)陣列中的 MTJ的電阻的方法，其包含將所述MRAM劃分為可尋址區段；比較所述可尋址區段中的一者中的每一 MTJ單元與相關聯複製單元群組中的對應複製單元；及基於所述比較而確定每一 MTJ單元的電阻。
16.根據權利要求15所述的方法，其中所述將所述MRAM劃分為可尋址區段包含 將所述MRAM的所述存儲器單元陣列劃分為多個可尋址模塊；將所述可尋址模塊劃分為在所述模塊中的每一者內可尋址的多個組； 將所述可尋址組劃分為在所述組中的每一者內可尋址的多個存儲器位片及至少一個複製位片，所述存儲器位片各含有選定數目的存儲器單元； 將字線地址指派到每一存儲器單元；及通過指定所述模塊、所述組、所述位片及所述字線地址來尋址所述MRAM陣列的每一存儲器單元。
17.一種用於磁性隧道結(MTJ)磁性隨機存取存儲器(MRAM)的陣列結構，其包含 多個模塊；每一模塊內的多個組；每一組內的多個MTJ存儲器位片及一複製位片； 每一 MTJ存儲器位片內的多個MTJ存儲器單元；及每一複製位片內的多個複製單元，複製位單元的量等於同一組的任一 MTJ位片中的 MTJ存儲器單元的最大量。
18.根據權利要求17所述的結構，其進一步包含 地址總線，其用以接收地址信號；及預解碼器，其用以預解碼所述所接收的地址信號。
19.根據權利要求17所述的結構，其進一步包含多條字線，第一多條所述字線與第一多個所述模塊相關聯，且第二多條所述字線與第二多個所述模塊相關聯。
20.根據權利要求17所述的結構，其中所述MTJ存儲器單元為自旋轉移力矩(STT)MTJ 存儲器單元。
全文摘要
一種測量MRAM存儲器單元的磁性隧道結(MTJ)的電阻的方法包括將具有選定電平的電壓施加到包含MTJ的存儲器單元，所述MTJ與處於導通狀態的存儲器單元電晶體串聯。確定通過所述存儲器單元的電流。將可變電壓施加到複製單元，所述複製單元不具有MTJ且包含處於導通狀態的複製單元電晶體。確定所述可變電壓的值，其中通過所述複製單元的所得電流大體上與通過所述存儲器單元的所述電流相同。通過獲取所述存儲器單元電壓與所述經確定的可變複製單元電壓的差值且將所述結果除以所述經確定的存儲器單元電流來計算所述MTJ電阻。
文檔編號G11C11/16GK102282622SQ201080004957
公開日2011年12月14日 申請日期2010年1月29日 優先權日2009年1月29日
發明者哈利·拉奧, 朱曉春, 楊賽森, 穆罕默德·哈桑·阿布-拉赫馬 申請人:高通股份有限公司