一種陣列基板及其製作方法與流程

2023-09-17 18:02:20 2

本發明屬於顯示技術領域，具體地說，尤其涉及一種陣列基板及其製作方法。

背景技術：

頂柵結構的LTPS(Low Temperature Poly-silicon，低溫多晶矽)薄膜電晶體的陣列基板製程通常採用12MASK製程，蝕刻過孔形成源漏極後，再進行金屬成膜、曝光、刻蝕形成源極和漏極。

蝕刻過孔之後，整個薄膜電晶體器件會全部裸露，後續的光祖剝離製程和源漏極成膜製程過程容易將靜電累積至器件內部，從而易導致器件ESD(Electro-Static discharge，靜電放電)擊傷和LCD(Liquid Crystal Display，液晶顯示器)顯示異常。

技術實現要素：

為解決以上問題，本發明提供了一種陣列基板及其製作方法，降低或避免器件製作過程中靜電累計造成的器件擊傷和顯示不良。

根據本發明的一個方面，提供了一種用於製作陣列基板的方法，包括：

形成具有薄膜電晶體的柵極和溝道層的基底，並在所述基底上沉積絕緣材料以形成第一介質層；

在所述第一介質層上沉積導電材料以形成導電膜層；

對所述導電膜層和所述第一介質層進行蝕刻處理，以形成連通所述薄膜電晶體的溝道層的源極區的第一過孔，以及連通所述薄膜電晶體的溝道層的漏極區的第二過孔。

根據本發明的一個實施例，所述導電膜層為金屬薄膜導電層。

根據本發明的一個實施例，所述金屬薄膜導電層為鈦金屬薄膜導電層。

根據本發明的一個實施例，採用PVD方法形成所述導電膜層。

根據本發明的一個實施例，通過幹刻蝕法形成所述第一過孔和所述第二過孔。

根據本發明的一個實施例，還包括：

在形成所述第一過孔和所述第二過孔後，在所述導電膜層上沉積金屬材料並進行處理，以形成數據線以及薄膜電晶體的源極和漏極。

根據本發明的一個實施例，還包括：

在形成數據線以及薄膜電晶體的源極和漏極後，在所述數據線、薄膜電晶體的源極和漏極以及裸露的第一介質層上沉積絕緣材料，以形成鈍化層；

對所述鈍化層進行蝕刻處理以形成連通薄膜電晶體的漏極的第三過孔；

在所述鈍化層上沉積薄膜導電材料以形成透明導電電極，所述透明導電電極通過所述第三過孔連通薄膜電晶體的漏極。

根據本發明的一個實施例，形成具有薄膜電晶體的柵極和溝道層的基底進一步包括：

在玻璃基板上沉積非晶矽材料並進行處理以形成多晶矽島；

對所述多晶矽島的兩側進行N+重摻雜處理以形成薄膜電晶體的源極區和漏極區；

在所述源極區靠近溝道區一側以及所述漏極區靠近溝道區一側分別進行N-輕摻雜處理以形成輕摻雜區；

在所述源極區、所述漏極區、所述溝道區和裸露的玻璃基板上沉積絕緣材料以形成柵絕緣層；

在所述柵絕緣層上沉積金屬材料並進行處理以形成薄膜電晶體的柵極。

根據本發明的一個實施例，在玻璃基板上沉積非晶矽材料並進行處理以形成多晶矽島之前還包括：

在玻璃基板上沉積不透光的金屬材料；

對沉積的不透光的金屬材料進行處理，以形成對應薄膜電晶體的遮光層；

在所述遮光層和裸露的玻璃基板上沉積絕緣材料，以形成第二介質層。

根據本發明的另一個方面，還提供了一種採用以上所述方法製作的陣列基板。

本發明的有益效果：

本發明中通過在形成連通源漏極的第一過孔和第二過孔之前沉積一層金屬膜層，可以有效的降低或避免器件製作過程中靜電累計造成的器件擊傷和顯示不良，從而提高產品良率和器件的可靠性。

本發明的其它特徵和優點將在隨後的說明書中闡述，並且，部分地從說明書中變得顯而易見，或者通過實施本發明而了解。本發明的目的和其他優點可通過在說明書、權利要求書以及附圖中所特別指出的結構來實現和獲得。

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要的附圖做簡單的介紹：

圖1是根據本發明的一個實施例的製作陣列基板的方法流程圖；

圖2a是根據本發明的一個實施例的在介質層上形成一層導電膜層的結構示意圖；

圖2b是根據本發明的一個實施例的在導電膜層上塗布一層光阻材料後的結構示意圖；

圖2c是根據本發明的一個實施例的經曝光顯影后形成的開孔圖案結構示意圖；

圖2d是根據本發明的一個實施例的經蝕刻處理之後的過孔示意圖。

具體實施方式

以下將結合附圖及實施例來詳細說明本發明的實施方式，藉此對本發明如何應用技術手段來解決技術問題，並達成技術效果的實現過程能充分理解並據以實施。需要說明的是，只要不構成衝突，本發明中的各個實施例以及各實施例中的各個特徵可以相互結合，所形成的技術方案均在本發明的保護範圍之內。

本發明提出了一種通過預先成導電膜層，利用導電膜層的導電性，可降低或避免連通薄膜電晶體的過孔開孔後，光祖剝離製程產生的靜電累積。如圖1所示為根據本發明的一個實施例的方法流程圖，以下參考圖1來對本發明進行詳細說明。

如圖1所示，在步驟S101中，在形成有薄膜電晶體的柵極和溝道層的基底上沉積絕緣材料以形成第一介質層12。具體的，如圖2a所示，在形成有薄膜電晶體的基底上沉積一層絕緣材料，從而形成第一介質層12。

形成具有薄膜電晶體的基底時，進一步包括以下步驟。首先，在玻璃基板111上沉積一層非晶矽材料並進行處理以形成多晶矽島。接著，對多晶矽島的兩側進行N+重摻雜處理以形成薄膜電晶體的源極區112和漏極區113，則多晶矽島中間未摻雜區形成薄膜電晶體的溝道區114。接著，在源極區112和漏極區113靠近溝道區114一側進行N-輕摻雜處理以形成輕摻雜區115，即形成LDD(Lightly Doped Drain，輕摻雜漏結構)。接著，在源極區112、漏極區113、溝道區114和裸露的玻璃基板111上沉積絕緣材料以形成柵絕緣層116。最後，在柵絕緣層116上沉積金屬材料並進行處理以形成薄膜電晶體的柵極117。對應生成的基底結構如圖2a所示。

通常情況下，為防止背光照射薄膜電晶體，在玻璃基板上沉積一層非晶矽材料並進行處理以形成多晶矽島之前還進一步生成遮光層118。具體的，首先，在玻璃基板111上沉積一層不透光的金屬材料。然後對該層金屬材料進行處理形成對應薄膜電晶體的遮光層118。最後在該遮光層上沉積一層絕緣材料以形成第二介質層119。多晶矽島形成於第二介質層119上。

接下來，在步驟S102中，在第一介質層12上沉積導電材料以形成導電膜層13。

具體的，如圖2a所示，在第一介質層12上採用PVD(Physical Vapor Deposition，物理氣相沉積)技術沉積一層導電材料來形成導電膜層13。PVD指利用物理過程實現物質轉移，將原子或分子由源轉移到基材表面上的過程，其作用是可以使某些有特殊性能(強度高、耐磨性、散熱性、耐腐性等)的微粒噴塗在性能較低的母體上，使得母體具有更好的性能。

在本發明的一個實施例中，該導電膜層13為金屬薄膜導電層，也就是說，沉積一層金屬材料形成金屬導電膜層。

在本發明的一個實施例中，該金屬薄膜導電層為鈦金屬薄膜導電層。當然，本發明採用的金屬薄膜導電層不限於鈦金屬薄膜導電層，其他金屬薄膜導電層也適用，只要該金屬膜層的材料可用於形成源漏極及數據線即可。

在本發明中，通過在形成連通源漏極的過孔之前沉積一層金屬導電膜層，可以有效的降低或避免器件製作過程中靜電累計造成的器件擊傷和顯示不良，從而提高產品良率和器件的可靠性。

最後，在步驟S103中，對導電膜層13和第一介質層12進行蝕刻處理，以形成連通薄膜電晶體的溝道層的源極區的第一過孔161，以及連通薄膜電晶體的溝道層的漏極區的第二過孔162。

具體的，首先在導電膜層13上塗布一層光阻材料14，如圖2b所示。然後對該層光阻材料14進行曝光顯影，形成如圖2c所示的光阻層15，並裸露出對應薄膜電晶體源漏極區的導電膜層13。然後，採用幹刻蝕技術對導電膜層13和第一介質層12進行蝕刻處理，形成如圖2d所示的過孔161和過孔162。

在對導電膜層13和第一介質層12進行蝕刻處理形成連通至薄膜電晶體源漏極區的過孔161和過孔162時，由於導電膜層13的材料和第一介質層12的材料不同，同一種蝕刻氣體對兩種材料的蝕刻速度不同。因此，可以根據導電膜層13和第一介質層12的對應的材料及厚度分別選擇對應的蝕刻氣體，將該蝕刻過程分為兩個子過程。第一子過程對應於導電膜層13的材料和厚度，選擇對應的蝕刻材料。在形成導電膜層13的過孔後，進入第二子過程，對應於第一介質層12的材料和厚度，選擇對應的蝕刻材料，蝕刻形成連通源漏極區的對應過孔。

對導電膜層和第一介質層進行蝕刻處理以形成分別連通薄膜電晶體的源極區的第一過孔和漏極區的第二過孔之後進一步包括在導電膜層13上沉積金屬材料並進行處理，以形成數據線以及薄膜電晶體的源極和漏極。具體的，在導電膜層13上直接沉積金屬材料並進行處理形成薄膜電晶體的源漏極和數據線圖案。所以，優選用於形成源漏極和數據線的金屬材料來形成導電膜層13。

在本發明的一個實施例中，在形成薄膜電晶體的源漏極和數據線之後進一步包括以下步驟：在薄膜電晶體的源漏極和數據線以及裸露的第一介質層上沉積絕緣材料以形成鈍化層；對鈍化層進行蝕刻處理以形成連通薄膜電晶體的漏極的第三過孔；在鈍化層上沉積薄膜導電材料以形成透明導電電極，透明導電電極通過第三過孔連通薄膜電晶體的漏極。

根據本發明的另一個方面，還提供了一種陣列基板，該陣列基板採用以上所述的方法製成，可以有效的降低或避免器件製作過程中靜電累計造成的器件擊傷和顯示不良，從而提高產品良率和器件的可靠性。

雖然本發明所公開的實施方式如上，但所述的內容只是為了便於理解本發明而採用的實施方式，並非用以限定本發明。任何本發明所屬技術領域內的技術人員，在不脫離本發明所公開的精神和範圍的前提下，可以在實施的形式上及細節上作任何的修改與變化，但本發明的專利保護範圍，仍須以所附的權利要求書所界定的範圍為準。