隨機存儲器的製作方法
2023-09-18 03:44:10
專利名稱：隨機存儲器的製作方法
技術領域：
本發明涉及存儲處理領域，特別涉及一種隨機存儲器。
背景技術：
隨機存取存儲器(RAM，random access memory)的存儲數據可按需讀出或寫入， 且讀寫的速度與該數據的存儲位置無關。這種存儲器是存儲器中讀寫速度最快的，但在斷電時將丟失其存儲的數據，故主要用於存儲短時間使用的數據。按照存儲信息的不同，隨機存儲器又可以分為靜態隨機存儲器(Static RAM, SRAM)和動態隨機存儲器(Dynamic RAM, DRAM)ο現有的一種SRAM如圖1所示，其存儲單元是一個觸發器，由6個MOS管組成，即第一 MOS管Q1、第二 MOS管Q2、第三MOS管Q3、第四MOS管Q4、第五MOS管Q5、第六MOS管Q6， 它具有兩個穩定的狀態，也叫做雙穩態觸發器。SRAM具有較快的存儲速度和較小的功率消耗。但是相對於動態存儲器，在相同的存儲容量下SRAM所佔面積較大，比較適合需要快速存取資料並且資料量不大的需求。現有的一種DRAM如圖2所示，其存儲單元是由一個MOS管Ml和電容器Cl組成的記憶電路，其中MOS管Ml用作開關，所述電容器Cl用作存儲介質。DRAM的電容器Cl 一般採用堆疊式或者溝槽式的方式形成，優點是佔地面積小，可以做到大容量，缺點是工藝上相比較邏輯電路複雜很多，而且存取速度比SRAM慢。DRAM的另一個缺點是存儲單元是基於電容器Cl上的電荷量存儲，這個電荷量隨著時間和溫度而減少，因此必須定期地刷新，以保持它們原來記憶的正確信息。DRAM的再一個缺點是由於電容器Cl和MOS管Ml之間導電互連，因此就存在一個用來導電互連的接觸孔，該接觸孔在與MOS管互連的時候需要與矽表面進行接觸，這樣接觸孔和矽之間的接觸的界面會存在界面態，界面態中的電子比較活躍 (在做接觸孔的時候需要進行等離子刻蝕，會使晶片表面產生損傷，同時兩種界面的接觸會存在界面態，由於界面態的存在，表面存在大量的缺陷中心，使得載流子容易在表面俘獲和釋放，大大增加了漏電)，而漏電就是非常難控制的一個問題，(漏電增大會導致刷新時間減短，增加功耗)，而且DRAM和SRAM在讀寫的時候都會存在復位噪音。從上述對現有的技術的分析可以看出，現有的靜態隨機存儲器和動態隨機存儲器的性能都具有缺陷。
發明內容
本發明解決的技術問題提供一種隨機存儲器，可以提高隨機存儲器的性能。為了解決上述技術問題，本發明提供一種隨機存儲器，包括一種隨機存儲器，其特徵在於，包括預存單元，用於儲存參考數據；存儲單元，用於儲存數據；讀寫單元，用於向所述存儲單元中寫入數據，向所述預存單元寫入參考數據；讀取所述預存單元儲存的參考數據和存儲單元儲存的數據；以及生成中間數據，所述中間數據與所述存儲單元儲存的數據和預存單元儲存的參考數據相關聯；輸出單元，用於比較所述讀寫單元生成的中間數據與所述參考數據，根據所述中間數據與所述參考數據的大小關係輸出存儲數據。可選的，所述預存單元包括電荷儲存元件，所述存儲單元包括至少一個電荷儲存元件，所述中間數據與所述存儲單元儲存的數據和預存單元儲存的參考數據相關聯是指: 中間數據=(預存單元儲存的電荷+存儲單元儲存的電荷)/ (預存單元的電容值+存儲單元的電容值)。可選的，所述電荷儲存元件為電容器，其一端輸入地信號，另一端電連接所述讀寫單元。可選的，所述電荷儲存元件為二極體，其正端輸入地信號，負端電連接所述讀寫單兀。可選的，所述讀寫單元包括復位開關、讀寫使能開關、偏置電壓單元、以及與所述存儲單元包括的二極體個數相同的存儲單元控制開關，其中，所述復位開關第一極用於輸入數據，所述復位開關第二極電連接所述存儲單元控制開關的第一極、讀寫使能開關的控制極和所述預存單元；所述存儲單元控制開關的第二極電連接所述存儲單元；所述讀寫使能開關的第一極輸入電源信號，所述讀寫使能開關的第二極輸出對應於所述中間數據的中間信號，以及對應於所述預存單元內存儲的參考數據的參考信號；所述偏置電壓單元電連接所述讀寫使能開關的第二極，為所述讀寫使能開關的第二極提供偏置電壓。可選的，所述輸出單元包括二次採樣單元，用於獲取所述中間信號和所述參考信號；比較單元，用於比較所述中間信號和參考信號，如果所述中間信號的電壓值大於所述參考信號的電壓值則輸出的存儲數據為1，否則輸出的存儲數據為0。可選的，所述復位開關、所述讀寫使能開關和所述存儲單元控制開關為MOS電晶體開關，其柵極為控制極，漏極和源極分別為第一極和第二極。可選的，所述存儲單元包括至少兩個電荷儲存元件，所述存儲單元控制開關圍繞一個點對稱分布，對稱分布的存儲單元控制開關共用同一第一極區；所述存儲單元的電荷儲存元件圍繞所述點對稱分布，所述存儲單元的電荷儲存元件為二極體，其N型半導體層和所述存儲單元控制開關的第二極區共用。可選的，所述預存單元的電荷儲存元件為二極體，其N型半導體層和所述存儲單元控制開關的第一極區共用，P型半導體層為P型襯底。可選的，所述二極體為感光二極體，其表面覆蓋有遮光層。可選的，所述感光二極體的N型半導體層內具有利用釘扎工藝在所述N型半導體層內形成的P型半導體層。與現有技術相比，本發明主要具有以下優點本發明的提供了一種由預存單元、存儲單元、讀寫單元和輸出單元構成的全新的隨機存儲器，相比於現有的DRAM和SRAM，本發明的隨機存儲器由於採用了雙相關採樣獲取預存單元儲存的參考數據以及與預存單元儲存的參考數據和存儲單元儲存的數據相關的中間數據，並通過比較中間數據和參考數據輸出存儲數據，可以有效消除由於每次復位時電壓的不均勻造成的復位噪音，而DRAM和SRAM在讀寫的時候都會存在復位噪音。進一步的，本發明利用二極體作為存儲單元來存儲數據，相比於DRAM中形成堆疊或者溝槽電容的存儲單元，二極體與CMOS工藝兼容，因此減低了製造工藝的複雜度。進一步的，本發明通過表面P型半導體層的釘扎可以使二極體的漏電下降到Imv/ s每個像素以下，遠遠小於DRAM的漏電水平，在這種情況下，刷新時間相對於DRAM的微秒級可以大大延長至毫秒甚至秒級都是可行的。進一步的，本發明採用了多個二極體及多個存儲單元控制開關共享一個浮動有源區(floating diffusion)的做法，在相同工藝條件下，多個二極體及多個存儲單元控制開關的面積只相當一個SRAM的面積，可以很大程度上提高晶片的集成度。
通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其它目的、特徵和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。並未刻意按實際尺寸等比例縮放繪製附圖，重點在於示出本發明的主旨。圖1是現有的一種靜態隨機存儲器的結構示意圖；圖2是現有的一種動態隨機存儲器的結構示意圖；圖3本發明的隨機存儲器的結構示意圖；圖4是圖3所示的隨機存儲器一實施例的電路示意圖；圖5是圖4所示的隨機存儲器的存儲單元和讀寫單元的存儲單元控制開關的結構俯視示意圖；圖6是圖5所示的隨機存儲器的存儲單元和讀寫單元的存儲單元控制開關的沿 A-A剖面的示意圖；圖7是圖4所示的隨機存儲器的工作時序圖。
具體實施例方式針對上述問題，發明人經過研究發現，一方面DRAM和SRAM在讀寫的時候都會存在復位噪音。另一方面現有的SRAM所佔面積較大，而DRAM工藝上複雜很多，而且存取速度慢，而且存儲的電荷量隨著時間和溫度而減少，因此必須定期地刷新，再者DRAM由於電容器Cl和MOS管Ml之間導電互連，因此就存在一個用來導電互連的接觸孔，該接觸孔在與MOS管互連的時候需要與矽表面進行接觸，這樣接觸孔和矽之間的接觸的界面會存在界面態，界面態中的電子比較活躍(在做接觸孔的時候需要進行等離子刻蝕，會使晶片表面產生損傷，同時兩種界面的接觸會存在界面態，由於界面態的存在，表面存在大量的缺陷中心，使得載流子容易在表面俘獲和釋放，大大增加了漏電)，而漏電就是非常難控制的一個問題，(漏電增大會導致刷新時間減短，增加功耗)。針對上述原因，本發明提供了一種隨機存儲器，可以提高隨機存儲器的性能。為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實現方式做詳細的說明。
圖3是本發明的隨機存儲器的結構示意圖。如圖3所示的隨機存儲器包括預存單元101，用於儲存參考數據；存儲單元103，用於儲存數據；讀寫單元105，用於向所述存儲單元103中寫入數據，向所述預存單元101寫入參考數據，讀取所述預存單元儲存的參考數據和存儲單元儲存的數據；以及生成中間數據，所述中間數據與所述存儲單元103儲存的數據和所述預存單元101儲存的參考數據相關聯，讀取所述預存單元101內儲存的參考數據；輸出單元107，用於比較所述中間數據和所述參考數據的大小關係，並根據所述大小關係輸出存儲數據。圖4是圖3所示的隨機存儲器一實施例的電路示意圖；圖5是圖4所示的隨機存儲器的存儲單元和讀寫單元的存儲單元控制開關的結構俯視示意圖；圖6是圖5所示的隨機存儲器的存儲單元和讀寫單元的存儲單元控制開關的沿A-A剖面的示意圖。下面結合圖 3至圖6對隨機存儲器一實施例進行詳細說明。如圖4所示，所述預存單元101用於儲存參考數據，在本實施例中，所述預存單元 101包括電荷儲存元件。所述存儲單元103包括至少一個電荷儲存元件。所述電荷存儲單元可以為電容器或者二極體，例如，所述預存單元101的電荷存儲單元為電容器，所述存儲單元103的電荷存儲元件為二極體；或者，所述預存單元101的電荷儲存元件也可以是二極體，所述存儲單元103的電荷儲存元件也可以是電容器。所述中間數據與所述存儲單元103 儲存的數據和預存單元101儲存的參考數據相關聯是指中間數據=(預存單元儲存的電荷+存儲單元儲存的電荷)/ (預存單元的電容值+存儲單元的電容值)。本實施例中，所述預存單元的電荷儲存元件為電容器Cl 1，所述存儲單元103包括四個電荷儲存元件，即二極體PI、P2、P3、P4。所述讀寫單元105包括復位開關Tl、讀寫使能開關T2、存儲單元控制開關T3和偏置電壓單元T4，在本實施例中，所述存儲單元控制開關T3包括與存儲單元103的二極體個數相同的存儲單元控制開關(即四個存儲單元控制開關 T31、T32、T33、T34)。本實施例中利用二極體反接作為電容使用(即二極體的正端輸入地信號，負端電連接所述讀寫單元)，充當存儲單元的電荷存儲元件來儲存數據，相比於DRAM中形成堆疊或者溝槽電容的存儲單元，二極體電容與CMOS工藝兼容，因此減低了製造工藝的複雜度。在本實施例中，所述偏置電壓單元為MOS電晶體。所述復位開關、所述讀寫使能開關和所述存儲單元控制開關為MOS電晶體開關，其柵極為控制極，漏極和源極分別為第一極和第二極，具體地，可以是第一極為漏極，第二極為源極；或者，可以是第一極為源極，第二極為漏極。其中，所述電容器Cll的一端輸入地信號GND，另一端電連接所述讀寫單元105的復位開關Tl的第二極，所述復位開關Tl的第一極用於輸入寫數據，控制極用於讀寫控制信號(所述控制極即MOS電晶體開關的柵極)。所述復位開關Tl的第二極還電連接所述存儲單元控制開關T3的第一極，所述存儲單元控制開關T3的第二極電連接所述存儲單元103 的二極體P1、P2、P3、P4的負向端，二極體電容P1、P2、P3、P4的正向端輸入地信號GND。所述復位開關Tl第二極還電連接讀寫使能開關T2的控制極(所述控制極即MOS電晶體開關的柵極)，用於控制讀寫使能開關T2的閉合和打開，所述讀寫使能開關T2的第一極輸入電源信號VDD，所述讀寫使能開關T3的第二極電連接所述偏置電壓單元T4，在本實施例中復位開關Tl為NMOS電晶體，所述復位開關Tl的第一極為漏極，第二極為源極，控制極為柵極。所述存儲單元控制開關T3為NMOS電晶體，其第一極為漏極，第二極為源極，控制極為柵極。所述讀寫使能開關T2為NMOS電晶體，所述控制極即為NMOS電晶體的柵極，第一極可以為NMOS電晶體的漏極，第二極可以為NMOS電晶體的源極。所述偏置電壓單元T4為所述讀寫使能開關T3的第二極提供偏置電壓，所述讀寫使能開關T3的第二極輸出對應於所述存儲單元103存儲的數據與所述預存單元101存儲的參考數據的平均值的參考信號，以及對應於所述預存單元101內存儲的參考數據的參考信號，在本實施例中所述偏置電壓單元T4即為始終打開的起分壓作用的NMOS電晶體，其柵極接VDD。所述輸出單元107包括二次採樣單元111，用於獲取所述存儲信號，以及所述參考信號。具體的，所述二次採樣單元包括採樣開關SHS，參考開關SHR，電連接在採樣開關SHS 和地之間的採樣電容C12和電連接在參考開關SHR和地之間的參考電容C13。比較單元113，其正向輸入端電連接所述採樣開關SHS與採樣電容C12的連接端， 其負向輸入端電連接所述參考開關SHR與參考電容C13的連接端，用於比較所述存儲信號與所述參考信號的大小，如果大則輸出的存儲數據為1，否則輸出的存儲數據為0。在本實施例中，所述採樣開關SHS和所述參考開關SHR為MOS電晶體開關。繼續參考圖4，當存儲單元控制開關為多個時，多個存儲單元控制開關T3可以共用同一極區，例如在本實施例中，所述存儲單元控制開關T3包括四個開關，即開關T31、 T32、T33、T34，對應於四個二極體PI、P2、P3、P4，當然在其他實施例中也可以為2個、6個或8個等。參考圖5，所述存儲單元控制開關T3的四個開關圍繞一個點0對稱分布，在本實施例中所述存儲單元控制開關T3為MOS電晶體，對稱分布的存儲單元控制開關T31、T32、 T33、T34共用同一第一極區(例如漏極區130)，存儲單元控制開關131、132、133334的源極T31S、T33S、T32S、T34S圍繞所述點0對稱分布；所述二極體Pl、Ρ2、Ρ3、Ρ4也圍繞所述點0對稱分布。本發明採用了多個二極體及多個存儲單元控制開關共享一個浮動有源區 (floating diffusion)的做法，在相同工藝條件下，多個二極體電容及多個存儲單元控制開關的面積只相當一個SRAM的面積，可以很大程度上提高晶片的集成度。參考圖6所述，在本實施例中，所述二極體由感光二極體P1、P2、P3、P4及覆蓋感光二極體的遮光層構成。所述二極體Pi包括感光二極體Pll和位於感光二極體Pll表面的遮光層P12，二極體P2包括感光二極體P21，和位於感光二極體P21表面的遮光層P12。所述感光二極體Pll、P21的P型半導體層為P型襯底，N型半導體層和所述存儲單元控制開關T3的第二極區(例如源極區)共用。所述遮光層即為不透光的層，防止由於光照射到光電二極體上導致漏電。所述遮光層可以用上層的金屬互連層實現，做為一種選擇方法，也可以用單獨的不透光層來實現。所述感光二極體還包括利用釘扎工藝在所述N型半導體層內形成的P型半導體層。本發明通過表面P型半導體層的釘扎可以使二極體的漏電下降到lmv/s每個像素以下， 遠遠小於DRAM的漏電水平，在這種情況下，刷新時間相對於DRAM的微秒級可以大大延長至毫秒甚至秒級都是可行的。本實施例中利用釘扎工藝把光電二極體由表面容易漏電區域推深到離表面有一定距離，這樣可以保證光電二極體漏電很小，並且釘扎注入是用P型注入， 而光電二極體是N型，可以在離表面有一定距離的地方形成一個附屬的PN 二極體，而這個區域對藍光的特性會有很大的幫助，藍光是短波長，一般在矽裡面只有小於0. 5微米都會被吸收完。
在其它實施例中，所述二極體可以為普通的不受光照影響的二極體。參考圖6，預存單元可以是感光二極體Cl 1』，其表面覆蓋遮光層，所述感光二極體的P型半導體層為P型襯底，N型半導體層和所述存儲單元控制開關T3的漏極區共用。所述P型襯底和N型半導體層構成感光二極體，所述感光二極體Cl 1』的N型半導體層即所述存儲單元控制開關T3的源極區上覆蓋有遮光層P12。本本實施例中利用二極體反接作為電容使用，充當電荷儲存元件來儲存數據，相比於DRAM中形成堆疊或者溝槽電容的存儲單元，二極體與CMOS工藝兼容，因此減低了製造工藝的複雜度，在本實施例中為了和圖形傳感器的工藝兼容，所述二極體採用了感光二極體，因此為了防止電荷洩露，在感光二極體上覆蓋有遮光層。除此之外，所述電荷儲存元件也可以為其它形式的電容器。下面結合圖7對本發明的隨機存儲器的工作方式進行說明用作讀寫使能開關T2的讀寫MOS電晶體的漏極接電源電壓VDD，用作偏置電壓單元T4的NMOS電晶體的柵極接電源電壓VDD，使得偏置電壓單元T4始終打開。在本實施例中，所述復位開關Tl、讀寫使能開關T2、存儲控制開關T3、偏置電壓單元T4都為NMOS晶體
管開關。首先，向隨機存儲器寫入數據時，復位開關Tl和存儲控制開關T3打開，即圖7中， 用作復位開關Tl的復位MOS電晶體的柵極置高，使得復位開關Tl打開，用作存儲控制開關 T31的存儲控制MOS電晶體的柵極置高，使得存儲控制開關T31打開，從復位MOS電晶體的漏極寫入數據，數據被存儲在存儲單元的二極體Pl中，例如存儲的數據為大小等於OV或者 VDD的電壓。然後關閉復位開關Tl和存儲控制開關T31，即復位MOS電晶體的柵極置低，存儲控制MOS電晶體的柵極置低。接著，從隨機存儲器讀出數據時，用作復位開關Tl的復位MOS電晶體的柵極置高， 用作復位開關Tl的復位MOS電晶體的漏極輸入參考數據，即電壓VDD/2，參考數據被存儲在用作預存單元101的電容器Cll中。接著，打開參考開關SHR，並且讀寫MOS電晶體的柵極輸入電壓VDD/2，漏極輸出參考信號，即電壓VI，從而參考電容C13存儲了參考信號，即電壓Vl。然後關閉參考開關SHR。接著，關閉復位開關Tl，即用作復位開關Tl的復位MOS電晶體的柵極置低。打開採樣開關SHS。下面分為輸出的存儲數據為1和0的兩種情況進行說明如果二極體內存儲了低電位，例如OV電壓，則打開存儲控制開關T31，用作存儲控制開關T31的一個存儲控制MOS電晶體的柵極置高，電容器Cll內存儲的電荷和二極體Pl 中的電荷中和，因此讀寫MOS電晶體的柵極電壓降低到VI』= VDD/2X (電容器Cll的電容值/(電容器Cll的電容值+存儲單元的二極體電容Pl的電容值)，當所述電容器Cll的電容值和所述二極體Pl的電容值相等，則VI』 = VDD/4，也就是為電容器Cll存儲的數據和二極體電容Pl存儲的參考數據的平均值，從而讀寫MOS電晶體源極輸出的電平降低為電壓 V2，且V2會比VI』降低一個開啟電壓，即V2 = VI』 -Vt。在本實施例中所述存儲單元存儲的數據對應於所述存儲單元的電容值以及其存儲的電荷，所述預存單元存儲的參考數據對應於所述預存單元的電容值以及其存儲的電荷，所述電容器存儲的數據和二極體存儲的參考數據的平均值為所述存儲電荷之和與所述電容之和的比值，從而參考電容C13存儲了採樣信號，即電壓V2。然後關閉採樣開關SHS。
如果二極體內存儲了高電位，例如VDD電壓，則打開存儲控制開關T31，即用作存儲控制開關T31的一個存儲控制MOS電晶體的柵極置高，電容器Cll內存儲的電荷和二極體Pl中的電荷中和，因此讀寫MOS電晶體的柵極電壓升高到VI』 = (VDD/2+VDD) X (電容器Cll的電容值/(電容器Cll的電容值+存儲單元的二極體Pl的電容值)，當所述電容器 Cll的電容值和所述二極體Pl的電容值相等，則VI』 = VDD3/4，也就是為電容器和二極體存儲的數據的平均值，從而讀寫MOS電晶體源極輸出的電平升高為電壓V3，且V3會比VI』 降低一個開啟電壓，即V3 = V1'-Vt0,從而參考電容C13存儲了採樣信號，即電壓V3。然後關閉採樣開關SHS。接著，利用比較器113，比較參考電壓Vl和電壓V2/電壓V3，因為Vl V2則輸出的存儲數據為0。在其它實施例中，所述復位開關Tl、讀寫使能開關T2、存儲控制開關T3、偏置電壓單元T4都為PMOS電晶體開關，其作為控制極的柵極接低電平開關斷開，接高電平開關導通，本領域技術人員可以根據常規手段調整其連接方式。本發明的隨機存儲器，相比於現有的DRAM和SRAM，本發明的隨機存儲器由於採用了雙相關採樣可以有效消除由於每次復位時電壓的不均勻造成的復位噪音，而DRAM和 SRAM在讀寫的時候都會存在復位噪音。進一步的，本發明利用二極體作為存儲單元來存儲數據，相比於DRAM中形成堆疊或者溝槽電容的存儲單元，二極體與CMOS工藝兼容，因此減低了製造工藝的複雜度。進一步的，本發明通過表面P型半導體層的釘扎可以使二極體的漏電下降到Imv/ s每個像素以下，遠遠小於DRAM的漏電水平，在這種情況下，刷新時間相對於DRAM的微秒級可以大大延長至毫秒甚至秒級都是可行的。進一步的，本發明採用了多個二極體及多個存儲單元控制開關共享一個浮動有源區(floating diffusion)的做法，在相同工藝條件下，多個二極體及多個存儲單元控制開關的面積只相當一個SRAM的面積，可以很大程度上提高晶片的集成度。而且，本發明利用了對4T結構的圖像傳感器進行改進得到，因此製造工藝比較成熟，例如有一些步驟可以利用4T結構的圖像傳感器的製造工藝，這樣使得本發明的製造工藝和圖像傳感器的工藝兼容，應用範圍較廣。以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
權利要求
1.一種隨機存儲器，其特徵在於，包括預存單元，用於儲存參考數據；存儲單元，用於儲存數據；讀寫單元，用於向所述存儲單元中寫入數據，向所述預存單元寫入參考數據；讀取所述預存單元儲存的參考數據和存儲單元儲存的數據；以及生成中間數據，所述中間數據與所述存儲單元儲存的數據和預存單元儲存的參考數據相關聯；輸出單元，用於比較所述讀寫單元生成的中間數據與所述參考數據，根據所述中間數據與所述參考數據的大小關係輸出存儲數據。
2.根據權利要求1所述的隨機存儲器，其特徵在於，所述預存單元包括電荷儲存元件， 所述存儲單元包括至少一個電荷儲存元件，所述中間數據與所述存儲單元儲存的數據和預存單元儲存的參考數據相關聯是指中間數據=(預存單元儲存的電荷+存儲單元儲存的電荷)/ (預存單元的電容值+存儲單元的電容值)。
3.根據權利要求2所述的隨機存儲器，其特徵在於，所述電荷儲存元件為電容器，其一端輸入地信號，另一端電連接所述讀寫單元。
4.根據權利要求2所述的隨機存儲器，其特徵在於，所述電荷儲存元件為二極體，其正端輸入地信號，負端電連接所述讀寫單元。
5.根據權利要求2所述的隨機存儲器，其特徵在於，所述讀寫單元包括復位開關、讀寫使能開關、偏置電壓單元、以及與所述存儲單元包括的二極體個數相同的存儲單元控制開關，其中，所述復位開關第一極用於輸入數據，所述復位開關第二極電連接所述存儲單元控制開關的第一極、讀寫使能開關的控制極和所述預存單元；所述存儲單元控制開關的第二極電連接所述存儲單元；所述讀寫使能開關的第一極輸入電源信號，所述讀寫使能開關的第二極輸出對應於所述中間數據的中間信號，以及對應於所述預存單元內存儲的參考數據的參考信號；所述偏置電壓單元電連接所述讀寫使能開關的第二極，為所述讀寫使能開關的第二極提供偏置電壓。
6.根據權利要求5所述的隨機存儲器，其特徵在於，所述輸出單元包括二次採樣單元，用於獲取所述中間信號和所述參考信號；比較單元，用於比較所述中間信號和參考信號，如果所述中間信號的電壓值大於所述參考信號的電壓值則輸出的存儲數據為1，否則輸出的存儲數據為0。
7.根據權利要求5所述的隨機存儲器，其特徵在於，所述復位開關、所述讀寫使能開關和所述存儲單元控制開關為MOS電晶體開關，其柵極為控制極，漏極和源極分別為第一極和第二極。
8.根據權利要求7所述的隨機存儲器，其特徵在於，所述存儲單元包括至少兩個電荷儲存元件，所述存儲單元控制開關圍繞一個點對稱分布，對稱分布的存儲單元控制開關共用同一第一極區；所述存儲單元的電荷儲存元件圍繞所述點對稱分布，所述存儲單元的電荷儲存元件為二極體，其N型半導體層和所述存儲單元控制開關的第二極區共用。
9.根據權利要求7所述的隨機存儲器，其特徵在於，所述預存單元的電荷儲存元件為二極體，其N型半導體層和所述存儲單元控制開關的第一極區共用，P型半導體層為P型襯底。
10.根據權利要求4或8或9所述的隨機存儲器，其特徵在於，所述二極體為感光二極體，其表面覆蓋有遮光層。
11.根據權利要求10所述的隨機存儲器，其特徵在於，所述感光二極體的N型半導體層內具有利用釘扎工藝在所述N型半導體層內形成的P型半導體層。
全文摘要
本發明提供了一種隨機存儲器，包括預存單元，用於儲存參考數據；存儲單元，用於儲存數據；讀寫單元，用於向所述存儲單元中寫入數據，向所述預存單元寫入參考數據；讀取所述預存單元儲存的參考數據和存儲單元儲存的數據；以及生成中間數據，所述中間數據與所述存儲單元儲存的數據和預存單元儲存的參考數據相關聯；輸出單元，用於比較所述讀寫單元生成的中間數據與所述參考數據，根據所述中間數據與所述參考數據的大小關係輸出存儲數據，從而可以提高隨機存儲器的性能。
文檔編號G11C11/4193GK102376353SQ201010266088
公開日2012年3月14日 申請日期2010年8月18日 優先權日2010年8月18日
發明者李文強, 李 傑, 趙立新, 霍介光 申請人:格科微電子(上海)有限公司