電子封裝件及其製法的製作方法

2023-09-18 04:18:06

本發明有關一種封裝技術，尤指一種半導體封裝件及其製法。

背景技術：

隨著半導體封裝技術的演進，半導體裝置(semiconductordevice)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂開發出不同的立體封裝技術，例如，扇出式封裝堆疊(fanoutpackageonpackage，簡稱fopop)等，以配合各種晶片上大幅增加的輸入/出埠數量，進而將不同功能的集成電路整合於單一封裝結構，此種封裝方式能發揮系統封裝(sip)異質整合特性，可將不同功用的電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，適合應用於輕薄型各種電子產品。

圖1為悉知用於pop的半導體封裝件1的剖面示意圖。如圖1所示，該半導體封裝件1包括一具有至少一線路層101的封裝基板10、以及藉由覆晶方式結合於該線路層101上的一半導體元件11。

具體地，該半導體元件11具有相對的作用面11a與非作用面11b，該作用面11a具有多個電極墊110，以藉由多個如焊錫凸塊12電性連接該電極墊110與該線路層101，並形成底膠13於該半導體元件11與該線路層101之間，以包覆該些焊錫凸塊12。

此外，該半導體封裝件1形成有一封裝膠體15於該封裝基板10上，以包覆該底膠13及該半導體元件11，且形成有多個導電通孔14於該封裝膠體15中，以令該導電通孔14的端面外露於該封裝膠體15，以供後續藉由焊球(圖略)結合一如半導體晶片、矽中介板或封裝結構等的電子裝置(圖略)。

然而，悉知半導體封裝件1中，是以該導電通孔14的外露端面作為外接點，故當該外接點的數量增加時，該導電通孔14之間的間距需縮小，此時各該導電通孔14的端面上的焊球之間容易發生橋接(bridge)。

因此，如何克服悉知技術的缺點，實為目前各界亟欲解決的技術問題。

技術實現要素：

鑑於上述悉知技術的缺失，本發明提供一種電子封裝件及其製法，以整合多種晶片於單一封裝件中。

本發明的電子封裝件，包括：封裝基板，其具有相對的第一側與第二側，且該第一側上形成有至少一電性連接該封裝基板的導電柱；第一電子元件，其結合併電性連接至該封裝基板的第一側上；第二電子元件，其結合至該第一電子元件上；包覆層，其形成於該封裝基板的第一側上，以令該包覆層包覆該第一電子元件、第二電子元件與該導電柱，且令該導電柱的端面與該第二電子元件外露於該包覆層；以及線路結構，其形成於該包覆層上且電性連接該導電柱與該第二電子元件。

本發明還提供一種電子封裝件的製法，包括：提供一具有相對的第一側與第二側的封裝基板，且該第一側上形成有至少一電性連接該封裝基板的導電柱；形成一電子元件堆疊結構於該封裝基板的第一側上，其中，該電子元件堆疊結構包含有結合併電性連接至該封裝基板的第一電子元件及結合至該第一電子元件的第二電子元件；形成包覆層於該封裝基板的第一側上，以令該包覆層包覆該電子元件堆疊結構與該導電柱，且令該導電柱的端面與該第二電子元件外露於該包覆層；以及形成線路結構於該包覆層上，且令該線路結構電性連接該導電柱與該第二電子元件。

前述的電子封裝件及其製法中，該第一電子元件以覆晶方式或打線方式電性連接該封裝基板。

前述的電子封裝件及其製法中，該第二電子元件透過結合層設於該第一電子元件上。

前述的電子封裝件及其製法中，該第二電子元件具有相對的作用面與非作用面，該作用面上形成有多個導電凸塊與一絕緣層，且令該絕緣層覆蓋該些導電凸塊。

前述的電子封裝件及其製法中，該第二電子元件具有相對的作用面與非作用面，該作用面上形成有多個導電凸塊與一絕緣層，且令該導電凸塊外露於該絕緣層。

前述的電子封裝件及其製法中，該第二電子元件具有相對的作用面與非作用面，該作用面上形成有至少一線路重布層，且令該線路重布層外露於該包覆層。

前述的電子封裝件及其製法中，還包括形成多個導電元件於該封裝基板的第二側上，以接置電子裝置。

前述的電子封裝件及其製法中，還包括形成多個導電元件於該線路結構上。

前述的電子封裝件及其製法中，還包括結合至少一被動元件於該封裝基板的第一側上，並令該包覆層包覆該被動元件。

由上可知，本發明的電子封裝件及其製法，主要藉由該電子元件堆疊結構的設計，以利於整合多種晶片於單一封裝件中，且能縮小該電子封裝件的尺寸。

此外，藉由該線路結構的接觸墊作為外接點，可利於控制各該接觸墊之間的距離，以符合細間距的需求，且能避免各該導電元件之間發生橋接。

附圖說明

圖1為悉知半導體封裝件的剖面示意圖；以及

圖2a至圖2f為本發明的電子封裝件及其製法的剖面示意圖，其中，圖2c』與圖2c」為圖2c的另一實施例，圖2f』為圖2f的另一實施例。

符號說明

1半導體封裝件

10,20封裝基板

101線路層

11半導體元件

11a,21a,22a作用面

11b,21b,22b非作用面

110,210,220電極墊

12,211焊錫凸塊

13底膠

14導電通孔

15封裝膠體

2,2』電子封裝件

2a電子元件堆疊結構

20封裝基板

20a第一側

20b第二側

200絕緣保護層

201電性接觸墊

202植球墊

21,21』第一電子元件

211a銅塊

211』焊線

22第二電子元件

221鈍化層

222導電凸塊

223,261,261』線路重布層

23導電柱

24結合層

25包覆層

26線路結構

260,260』絕緣層

27,27』導電元件

270凸塊底下金屬層

29被動元件

s切割路徑。

具體實施方式

以下藉助特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其他優點及功效。

須知，本說明書附圖所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，並非用以限定本發明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。同時，本說明書中所引用的如「上」、「第一」、「第二」及「一」等的用語，亦僅為便於敘述的明了，而非用以限定本發明可實施的範圍，其相對關係的改變或調整，在無實質變更技術內容下，當亦視為本發明可實施的範疇。

圖2a至圖2f為本發明的電子封裝件2的製法的剖面示意圖。

圖2a所示，提供一封裝基板20，該封裝基板20具有相對的第一側20a與第二側20b，該第一側20a上形成有多個導電柱23。

於本實施例中，該封裝基板20於該第一側20a上具有多個電性接觸墊201及一絕緣保護層200，且令該絕緣保護層200外露該些電性接觸墊201。

此外，該封裝基板20於該第二側20b上具有多個植球墊202，且該封裝基板20內部具有多個線路層(圖略)，以電性連接該些電性接觸墊201與該植球墊202。

又，形成該電性接觸墊201與該植球墊202的材質為銅，且形成該絕緣保護層200的材質為防焊材或如聚對二唑苯(polybenzoxazole，簡稱pbo)、聚醯亞胺(polyimide，簡稱pi)、預浸材(prepreg，簡稱pp)等的介電材。

另外，該導電柱23設於該電性接觸墊201上以電性連接該封裝基板20，且形成該導電柱23的材質為如銅的金屬材或焊錫材。

如圖2b及圖2c所示，結合至少一第一電子元件21與至少一被動元件29至該封裝基板20的第一側20a上，再結合一第二電子元件22於該第一電子元件21上，以令該第一電子元件21與該第二電子元件22形成一電子元件堆疊結構2a，且該第一電子元件21與被動元件29均電性連接至該封裝基板20。

於本實施例中，該第一電子元件21為半導體元件為主動元件、被動元件或其二者組合，且該主動元件為例如半導體晶片，而該被動元件為例如電阻、電容及電感。例如，該第一電子元件21為半導體晶片，如微控制器(microcontrollerunit，簡稱mcu)或特殊應用集成電路(applicationspecificintegratedcircuit，簡稱asic)，其具有相對的作用面21a與非作用面21b，該作用面21a具有多個電極墊210，且該第一電子元件21以覆晶方式(如藉由多個具有銅塊211a的焊錫凸塊211)電性連接該電性接觸墊201與該電極墊210。

此外，該第二電子元件22為主動元件、被動元件或其二者組合，且該主動元件為例如半導體晶片，而該被動元件為例如電阻、電容及電感。例如，該第二電子元件22為半導體晶片，如動態隨機存取記憶體(dynamicrandomaccessmemory，簡稱dram)或電源管理晶片(powermanagementic，簡稱pmic)，其具有相對的作用面22a與非作用面22b，該作用面22a設有多個電極墊220與一鈍化層221，且於該電極墊220上形成如銅柱或錫球的導電凸塊222，並使該鈍化層221覆蓋該些電極墊220與該些導電凸塊222。

或者，如圖2c』所示，也可令該導電凸塊222外露於該鈍化層221。

亦或，如圖2c」所示，也可先形成至少一線路重布層(redistributionlayer，簡稱rdl)223於該第二電子元件22的作用面22a上，再形成該些導電凸塊222於該線路重布層223上，使該線路重布層223電性連接該些電極墊220與該些導電凸塊222。

又，該第二電子元件22以其非作用面22b藉由一結合層24黏固於該第一電子元件21的非作用面21b上。例如，先於該第二電子元件22下側形成該結合層24，再將該第二電子元件22黏固於該封裝基板20上的第一電子元件21上。應可理解地，也可先於該第一電子元件21上形成該結合層24，再將該第二電子元件22黏固於該結合層24上。或者，先將該第二電子元件22黏固於該第一電子元件21上，再將該電子元件堆疊結構2a結合至該封裝基板20的第一側20a上。

另外，該被動元件29為例如電阻、電容及電感，但不限於上述者。

如圖2d所示，接續圖2c的製程，形成一包覆層25於該封裝基板20的第一側20a上，以令該包覆層25包覆該電子元件堆疊結構2a、被動元件29與該些導電柱23，再藉由整平製程，令該導電柱23的端面與該第二電子元件22的導電凸塊222外露於該包覆層25。

於本實施例中，該包覆層25為絕緣材，如環氧樹脂的封裝膠體，其可用壓合(lamination)或模壓(molding)的方式形成於該封裝基板20的第一側20a上。

此外，該整平製程藉由研磨方式，移除該導電柱23的部分材質、該鈍化層221的部分材質(依需求，亦可移除該導電凸塊222的部分材質)與該包覆層25的部分材質。

應可理解地，若接續圖2c』的製程，移除該導電柱23的部分材質，即可令該些導電凸塊222外露於該包覆層25(依需求，亦可移除該鈍化層221的部分材質與該導電凸塊222的部分材質)。

如圖2e所示，形成一線路結構26於該包覆層25上，且該線路結構26電性連接該些導電柱23與該第二電子元件22的導電凸塊222。

於本實施例中，該線路結構26包括多個絕緣層260、及設於該絕緣層260上的多個線路重布層(redistributionlayer，簡稱rdl)261，且最外層的絕緣層260』可作為防焊層，以令最外層的線路重布層261』外露於該防焊層。或者，該線路結構26也可僅包括單一絕緣層260及單一線路重布層261。

此外，形成該線路重布層261,261』的材質為銅，且形成該絕緣層260,260』的材質為如聚對二唑苯(pbo)、聚醯亞胺(polyimide，簡稱pi)、預浸材(prepreg，簡稱pp)的介電材。

如圖2f所示，沿如圖2e所示的切割路徑s進行切單製程，以完成本發明的電子封裝件2。

於後續製程中，可形成多個如焊球的導電元件27於最外層的線路重布層261』上，以供後續接置如封裝結構或其它結構(如另一封裝件或晶片)的電子裝置(圖略)。另外，可形成一凸塊底下金屬層(underbumpmetallurgy，簡稱ubm)270於最外層的線路重布層261』上，以利於結合該導電元件27。

此外，應可理解地，也可形成多個如焊球的導電元件27』於該封裝基板20的第二側20b的植球墊202上，以供後續接置如封裝結構或其它結構(如電路板、另一封裝件或晶片)的電子裝置(圖略)。

另外，如圖2f』所示，該第一電子元件21』也可以打線方式電性連接該封裝基板20。具體地，該第一電子元件21以非作用面21b設於該封裝基板20的第一側20a上，並以焊線211』連接該電極墊210與該電性接觸墊201，且該第二電子元件22以其非作用面22b藉由一結合層24黏固於該第一電子元件21的作用面21a上，並使該結合層24包覆部分該焊線211』。

因此，本發明的電子封裝件2,2』的製法藉由將多個晶片(即第一與第二電子元件21,22)進行堆疊，以製成該電子元件堆疊結構2a，使該電子封裝件2,2』內具有多種功能的晶片，故相較於悉知技術，本發明的電子封裝件2,2』不僅可提供更多功能，且可縮小該電子封裝件2,2』的尺寸。

此外，藉由該線路結構26的接觸墊(即該線路重布層261』外露於該絕緣層260』的表面)作為外接點，可利於控制各該接觸墊之間的距離，以符合細間距的需求，且能避免各該導電元件27之間發生橋接。

本發明還提供一種電子封裝件2,2』，其由一封裝基板20、一第一電子元件21,21』、一第二電子元件22、一包覆層25以及一線路結構26所構成。

所述的封裝基板20具有相對的第一側20a與第二側20b，該第一側20a上形成有多個電性連接該封裝基板20的導電柱23。

所述的第一電子元件21,21』結合併電性連接至該封裝基板20。

所述的第二電子元件22結合至該第一電子元件21,21』上。

所述的包覆層25形成於該封裝基板20的第一側20a上，以令該包覆層25包覆該第一電子元件21,21』、第二電子元件22與該些導電柱23，且令該導電柱23的端面與該第二電子元件22外露於該包覆層25。

所述的線路結構26形成於該包覆層25上，且該線路結構26電性連接該導電柱23與該第二電子元件22。

於一實施例中，該第一電子元件21以覆晶方式電性連接該封裝基板20。

於一實施例中，該第一電子元件21』以打線方式電性連接該封裝基板20。

於一實施例中，該第二電子元件22以一結合層24堆疊於該第一電子元件21,21』上。

於一實施例中，該電子封裝件2還包括多個導電元件27』，其形成於該封裝基板20的第二側20b上。

於一實施例中，該電子封裝件2還包括多個導電元件27，其形成於該線路結構26上。

於一實施例中，該電子封裝件2還包括至少一被動元件29，其結合併電性連接至該封裝基板20的第一側20a上，以令該包覆層25包覆該被動元件29。

綜上所述，本發明的電子封裝件及其製法，是藉由該電子元件堆疊結構的設計，以整合多種晶片於單一封裝件中，不僅使封裝件的尺寸較小，且能增加外接點的數量，並當應用於細間距產品時，可避免各該導電元件之間發生橋接。

上述實施例僅用以例示性說明本發明的原理及其功效，而非用於限制本發明。任何本領域技術人員均可在不違背本發明的精神及範疇下，對上述實施例進行修改。因此本發明的權利保護範圍，應如權利要求書所列。