測量信號傳輸結構的頻率相關電容的方法及其電路的製作方法

2023-12-01 22:48:11 2

專利名稱：測量信號傳輸結構的頻率相關電容的方法及其電路的製作方法
技術領域：
本發明一般而言涉及集成電路中的參數測量技術，更具體而言，涉及片上測試結 構以及測量半導體器件中的接觸和過孔寄生電容的相應方法。
背景技術：
隨著集成電路的密度增加，器件特徵尺寸縮小到極深亞微米範圍(小於0. 25微 米)。這裡，由來自電路中的導電路徑的寄生電阻和電容導致的器件間的互連延遲(或「連 線延遲(net delay)」)開始支配集成電路(IC)中的總時間延遲。在用先進技術製造的IC 中，接觸和過孔電容佔總互連延遲的比例顯著增加，這是因為接觸-到-柵極電極間隔減小 且接觸和過孔密度增加。具體而言，矽通孔(TSV)為在矽晶片的水平層之間垂直地承載信 號的導電結構。TSV具有隨頻率顯著變化的電容，這主要歸因於TSV-體矽相互作用。當前， 難以測量與接觸和TSV相關聯的寄生電容。常規地，進行臺架測試(bench test)來測量頻率相關電容(frequencyd印endent capacitance) 0然而，這樣的技術具有吞吐量受限制的缺點且需要專門的測試設備。例 如，使用電容性負載梳狀結構來測量耦合電容，但這些測試難以在在線測試機上進行，且 不能擴展到確定頻率相關性。另一技術為測量加載的和無載的PSR0(性能掃描環振蕩器 (performancescan-ring oscillator))並通過測得的差異而得出頻率相關性估計。類似 地，該技術具有許多誤差源，並且需要變化長度的多個加載的PSR0以推斷頻率相關性。第 三種現有技術為使用基於電荷的串擾技術以隔離並測量單獨的DUT(被測器件)電容或者 參數分布的一階矩和二階矩。在實踐中，難以實現大於1GHz的陣列切換頻率，這限制了該 技術在高頻率下提取有用信息的能力。因此，常規技術並不適用於進行頻率相關電容測量 的在線測試。需要可以提取隨頻率變化的TSV電容的測量結果的新的測試結構，由此提供對在 高頻率下半導體器件性能的了解。

發明內容
提供了一種電路，其用於測量集成電路器件上的信號傳輸結構的頻率相關電容， 尤其用於測量TSV結構但也可以測量其他結構。所述電路包括多個PSR0 (性能掃描環振蕩 器)級，每一個性能掃描環振蕩器級具有輸入選擇級電路、信號延遲電路以及驅動器級電 路。所述驅動器級向兩個負載提供電流，其中一個負載包含將要測量的電容，而另一個負載 包含用於計算(account for)測量中的寄生電容的去嵌入電路(de-embeddingcircuit)。所述信號延遲電路優選包括PFET控制端子和NFET控制端子以及至少一個延遲元 件，所述信號延遲電路操作用於將所述信號施加到所述PFET和NFET控制端子以使它們不 同時為高。通過所述NFET和PFET控制端子控制所述驅動器。第一驅動器的輸出被並聯連 接到第一可變電阻器和PSR0級輸出端子，所述第一可變電阻器被串聯連接到第一測量電 容，所述第一測量電容包括第一寄生電容部分和第二目標電容部分。第二驅動器的輸出被連接到第二可變電阻器，所述第二可變電阻器被串聯連接到第二測量電容，所述第二測量 電容包括寄生電容部分。所述PSR0級被串聯連接，其中其PSR0級輸出端子被連接到串中的隨後的PSR0級 電路的第一輸入端子。優選地，使能信號(enable signal)被連接到第一 PSR0級的所述第 一輸入端子。振蕩控制信號被連接到每一個PSR0級的第二輸入端子。包括電流測量電路， 其操作用於測量每一個PSR0級的所述第一和第二驅動器中的電流。所述PSR0級還可以被 配置為以平均測量模式測量多個DUT的平均電容，其中在每一個PSR0級上測量一個。在一些實施例中，所述延遲電路中的延遲元件包括第一延遲元件，所述第一延遲 元件將延遲電路輸入連接到所述PFET控制端子且並聯連接到第二延遲元件的輸入，所述 第二延遲元件輸出被耦合到所述NFET控制端子。所述第二延遲元件可以連接到AND門的 第一輸入，所述AND門的第二輸入可以連接到所述延遲電路輸入，並且所述AND門的輸出連 接到所述NFET控制端子。在所述PSR0級中的各種傳輸門操作用於以不同的模式配置所述 PSR0級。優選地，每一個PSR0級適於被獨立地操作以測量與每一個級相關聯的各傳輸結構 的電容值。各種實施例還包括用於構建或使用根據本發明的原理的方法。一種優選的方法測 量集成電路器件上的信號傳輸結構的頻率相關電容。所述方法向在選擇的PSR0(性能掃描 環振蕩器)級電路中的第一和第二電阻器分別提供第一和第二振蕩電流信號。然後，提高 振蕩信號的頻率直到獲得最大電流並同時確保所述第一可變電阻器的第一節點的完全的 軌到軌轉換(full rail to rail transition)。在此點處，然後，所述方法測量所述第一和 第二振蕩電流信號的電流。這被用於使用公式CTSV= (IVl-IV2)/(fOTTPUT*Vl)計算由所述第 一振蕩電流信號提供的負載的部分的電容值，其中CTSV為作為所述第一振蕩電流信號的負 載而存在的矽通孔的頻率相關電容，IV1為通過所述第一振蕩電流信號提供的電流，IV2為 通過所述第二振蕩電流信號提供的電流，VI為所述第一振蕩電流信號的電源電壓，fOTTPUT為 提供完全的軌到軌轉換而獲得的最高頻率。優選地，所述第一和第二電阻器為可變電阻器，並且所述方法還包括用選擇的電 阻器值的集合來配置第一和第二電阻器，以及利用用於所述第一和第二電阻器的電阻器值 的多個選擇的集合重複測量步驟。所述重複的步驟優選用於測量與另外的PSR0級相關聯 的多個矽通孔的電容。


圖1示出了根據一個實施例的可配置的PSR0測量電路的高級(high-level)電路 圖；圖2示出了單個PSR0級的分為兩部分的(two-part)電路圖；圖3示出了示例圖2的FET控制信號的時序；圖4示出了實施根據優選實施例的PSR0級的詳細電路圖；圖5示出了一個實施例中的各種控制信號的邏輯組合；圖6為配置表，其示出了什麼數字控制輸入值將PSR0電路配置為各種狀態；圖7A-7F示出了 PSR0電路的高級電路圖，利用根據圖6的表中列出的各種組合而 配置的開關來控制該PSR0電路；以及
圖8為測量頻率相關電容的方法的流程圖，該方法可以利用在此描述的電路執 行。
具體實施例方式優選的技術為使用現有的基於電荷的串擾技術來獲得低頻DUT電容統計，但卻使 用新穎的PSR0在線電容測量結構來獲得隨頻率變化的電容測量。圖1示出了根據一個實施例的可配置的PSR0測量電路的高級電路圖。圖示的電 路被用於測量目標矽通孔(TSV)或其他導電結構的頻率相關電容，在位置CTSV處將目標結 構連接在電路中。通過使用可調節電阻器R1和通過使用去嵌入結構測量寄生電容CPAK的 影響，來幫助對目標結構的測量。在圖示的PSR0電路100中具有兩個區域，上部區域為提 供振蕩信號fQSC的反饋邏輯電路15。使用串聯連接的且散布有(interspersed with)包括 三態反相器14的反饋連接的延遲元件13產生反饋邏輯電路15。通過接收使能信號CV的 NAND門12來激活反饋電路15。當求反的(negated)使能信號CV為低時該NAND功能向可 配置的PSR0電路17提供邏輯高，從而反饋輸出信號為低。使能信號CV還被反相併傳送到在電路圖的下部中示出的可配置的PSR0電路17。 通過NAND門18饋給PSR0電路17，組合PSR0電路輸出的反饋和反相的使能信號CV。PSR0 電路17包括可配置為單獨使用或成組使用以測量電容的多個級。當單獨使用時，通過信 號fm驅動這些級，而當一起使用以測量平均電容時，通過之前的級的輸出來驅動這些級。 在優選實施例中，可配置的PSR0電路17用於測量各信號傳輸路徑，在優選實施例中，所 述信號傳輸路徑為TSV，但也可以為其他類型的導電或半導電信號路徑，例如，接觸、跡線 (trace)、多跡線(poly trace)、或其他連接結構或其組合。也就是，這裡使用的電路可以用 於測量各種類型的導電電路的頻率相關電容，但優選用於測量TSV電容。將要測量的目標 電容被示出為CTSV，每一個CTSV符號表示將要測量的TSV。在優選方案中，測量的TSV在電路 中位於設計者想要測量相關聯的電容的半導體器件的區域中。CPAK符號表示圍繞TSV的電 路的寄生電容。當信號CV為低時，測量平均電容，而當信號CV為高時，測量單獨的電容。分 頻器19被連接到可配置的PSR0電路17的輸出，以提供縮放的(scaled)頻率信號fOTTPUT。圖2示出了用於單個PSR0級的兩個電路圖。級200被示出為被包圍在點線內，並 附帶示出了同一電路的更詳細的電路圖。如下面進一步描述的，測量方法調整可變電阻器 R1和R2，然後操作PSR0電路來測量CTSV的電容。為了更易於引用，將PSR0級200的詳細電路分成塊(block) 101-105。塊101用於 配置用於平均電容或單電容測量的級。對於平均電容測量，塊101的開關S1在位置B，該 位置B允許代表信號的輸入(in)從之前的級傳送到塊102中的節點D。塊102的開關S2 和S3均被連接到節點D，允許信號in被施加到塊103的兩個輸入。塊103用於產生供給塊 104 (器件204和206)和塊105 (器件208和210)的NFET和PFET的非重疊的柵極控制信 號，以便消除交叉(crossbar)(貫通(shoot through))電流，並確保由塊104傳送的電流。 電壓電源VI用於專門地對CTSV和CPAK充電。塊103包括兩個延遲元件，分別用其各自的延 遲時間DELAY1和DELAY2標示這兩個延遲元件。DELAY 1的輸出為PFET控制信號，其還被連 接到DELAY2的輸入。DELAY2的輸出經過AND門202，在該AND門202處，DELAY2的輸出和 來自S3的輸入信號被求與(ANDed)。PFET和NFET控制信號在被連接到其各自的電晶體的柵極之前還可以經過緩衝器。塊104 (其可被稱為「輸出級」)包括具有FET電晶體204和206的第一驅動器以 及由第一驅動器通過電源電壓VI驅動的電路節點。可變電阻器R1被附接到第一驅動器輸 出，該可變電阻器R1連接到DUT(在該情況下為將要測量的電容CTSV)並連接到代表在測量 中將要補償的TSV的寄生電容CPAK。塊105包括第二驅動器，該第二驅動器包括FET晶體 管208和210，其被供給有電源電壓V2，該電源電壓V2優選被設定為等於VI但與VI隔離。 可變電阻器R2被附接到第二驅動器輸出，該可變電阻器R2連接到寄生電容CPAK，該寄生電 容C-代表在測量中將要補償的寄生電容。通過構建輸出級(塊104)的精確複製但不包 括TSV結構，將電容CPAK構建到去嵌入結構中。其他實施例可以使用作為精確複製的去嵌 入級105，但在用於產生與輸出級104中的寄生電容等價的寄生電容的方法的背景下已知。 還應該注意，在一個優選實施例中，圖示的電晶體204、206、208以及210中的每一個被實現 為兩個相似的電晶體串聯，其中這兩個電晶體的柵極被並聯連接。現在參考圖2和3，圖3示出了示例來自圖2的FET控制信號的時序。圖示的時序 開始於低開啟信號in，該信號in開啟PFET器件(PFET信號為低)並關斷NFET器件(NFET 信號為低)。通過信號in的上升沿，PFET信號在DELAY1時間之後將變為高，這使PFET器 件關斷。通過PFET的上升沿，NFET信號在DELAY2時間之後將變為高，這使NFET器件開啟。 通過信號in的下降沿，NFET信號立即變為低，這使NFET器件關斷。在DELAY 1時間之後， PFET信號變低，這使PFET器件開啟，由此完成該時序。在該時序期間，NFET和PFET器件決 不會同時開啟，由此消除了交叉電流。在圖2中，對於包含由器件掃描鏈限定的選擇的DUT的PSR0級的單電容測量，塊 101的S1被連接到節點A，從而向節點D傳送&。。塊102的開關S2和S3被連接到節點D， 從而向塊103的輸入施加fm。在該模式下，塊103的操作與上述平均測量的操作相同。對 於單電容測量，配置不包含選擇的DUT的PSR0級，其中塊102中的開關S2和S3被分別限 制為高和低，從而使PFET和NFET器件都關斷。圖4示出了實現根據優選實施例的PSR0級的詳細電路圖。圖示的PSR0級電路 400包括開關S1、S2以及S3，在該實施例中，利用傳輸門實現這些開關。還示出了控制各種 傳輸門的邏輯信號。利用由信號ml和mlb控制的兩個傳輸門實現開關S1。在每一種情況 下，使用信號及其邏輯反來激活傳輸門的互補對以實現每個開關。也就是，信號mlb為信號 ml的反相，信號plb為信號pi的反相。圖4還示出了一系列其他開關(S4-S13)，在該實施例中，利用單個傳輸門實現這 些其他開關中的每一個。用進行門控制的邏輯信號來標示這些傳輸門的控制端子。參考圖 5和6，更詳細地描述控制這些門的組合邏輯。開關S4-S6選擇性地將各節點連接到第一驅 動器的輸出。開關S4和S7操作用於分別連接到Forceljl和ForCel_L節點。這些節點是 電源電壓，優選被隔離，這些電源電壓用於將驅動器輸出節點加載到用於特定測試模式的 希望的電壓。開關S5和S8操作用於分別連接到Senseljl和SenSel_L節點，當需要時這些 節點被附接到用於測量各自的電壓的電壓感測電路。開關S6操作用於將驅動器輸出節點 連接到Leakage節點，該節點用於使當前未用於測量的PSR0級電路中的洩漏電流最小化。 如下面參考圖7F進一步描述的，Leakage節點被連接到VI電壓，以使跨過PFET 204的洩 漏最小化。
7
圖5示出了在一個實施例中各種控制信號的邏輯組合。通過四個數字控制輸入 Sel0-Sel2來控制該電路。使用圖示的邏輯組合產生控制信號ml、mlb、pi、plb以及p2。圖6為配置表，其示出了什麼數字控制輸入值將PSRO電路配置為各種狀態。圖 7A-7F示出了的PSRO電路的高級電路圖，利用根據圖6的表中列出的各種組合而配置的開 關來控制該PSRO電路。注意，當使用該級時，PSRO級電路的每一個分支(具有第二驅動器 的去嵌入支路，或具有第一驅動器的DUT支路)被類似地配置。也就是，在圖7A-7F中，電 阻器R代表Rl或R2。圖7A示出了基準配置，其描繪出涉及其他附圖7B-7F的所包括的所 有輸入信號。圖7B示出了 PSRO級的平均電容配置，當測量所有被連接的DUT的平均值時， 為PSRO電路中的所有級(例如，圖1中示出的四個級)激活該配置。圖7C示出了用於測量 單個的選擇的DUT的電容的單電容測量配置。圖7D示出了當如圖7那樣對選擇的DUT進 行測量時，用於未選擇的DUT的單電容配置。例如，如果選擇了圖1中的第一 PSRO級，其將 被配置為與圖7C的一樣，而其他三個級被配置為與圖7D的一樣。可以選擇任何的單個級。 圖7E示出了用於測量單個的選擇的DUT的電阻的單電阻配置，該配置用於包含選擇的DUT 的級，並且圖7F包含單電阻配置，該配置優選用於對選擇的級進行單電阻測量時的所有未 選擇的級。圖8為用於測量頻率相關電容的方法的流程圖，可以利用在此描述的電路執行該 方法。用於測量信號傳輸結構的頻率相關電容Ctsv的所述方法800開始於塊802，塊802將 第一 PSRO級中的第一和第二可變電阻器(Rl和R2)配置到選擇的電阻器值的集合。在塊 803，該方法使用加載/感測技術，優選地加載希望的電流並測量所產生的電壓，來測量被 測的導電結構的電阻。接下來，在塊804，該方法向第一和第二驅動器(例如，由FET 204、 206和FET 208、210構成)提供振蕩信號以將電流驅動到PSRO級中的第一和第二電阻器， 並提高(塊806)振蕩信號的頻率直到獲得通過第一驅動器的最大電流且同時確保第一驅 動器的輸出上的完全的軌到軌轉換。應理解，「完全的軌到軌轉換」意味著電壓擺動在預定 的限制內，該限制適合於特定的被測電路。在超過軌到軌限制之前的最高頻率點處，該方法 測量通過第一和第二驅動器的電流(塊808)。利用測量的電流，該方法在塊810計算由第一 驅動器驅動的負載的電容值，該計算優選使用公式Ctsv = (IVl-IV2)/(fOTTPUT*Vl)，其中Ctsv 為作為第一驅動器輸出上的負載而存在的矽通孔的頻率相關電容，IVl為通過第一驅動器 的電流，IV2為通過第二驅動器的電流，Vl為第一驅動器的電源電壓，fOTTPUT為利用軌到軌轉 換實現的最高頻率。該方法還可以包括在塊812計算時間常數電容Crc= IVl/(fOTTPUT*Vl)。 通過該值，在塊814，該方法可以計算時間常數TC = R*Crc，其中R為由第一驅動器驅動的電 阻器的值。然後，在塊816，該方法記錄每一個隨TC變化的CTSV。可以使用用於可變電阻器 Rl和R2的不同值來對單個PSRO級重複該方法，直到完成所有希望的測量。在塊818，該方法將重複各步驟，直到使用了所有希望的電阻器值。優選地，從已 知的工藝變化，使用對可能的目標DUT電容的初始估計來配置電阻值。對於已知的電阻，可 能的電容的範圍中的每一個將具有相關聯的轉換速率(slew rate)。電阻器值被選擇為跨 過可能的轉換速率範圍來表徵電路。例如，在提交該申請時採用的一種方法中，CTSV+CTSV(在 輸出級驅動器電路上的電容性負載)的可能的電容值的範圍可以為10到80飛法。假設 電容在目標範圍內的某處(但卻不知道確切的電容)，將可變電阻器值選擇為產生希望範 圍的轉換速率。例如，在提交時，10皮秒的轉換速率被認為是快的轉換速率，而1納秒的轉換速率被認為是慢的。可以將電阻值選擇為在最高和最低預期的電容值處提供這樣的轉 換速率。在一個簡化的實施例中，可變電阻器可以被實現為僅僅提供兩個電阻器值的簡單 傳輸門結構或其他結構，被構建為提供高和低轉換速率。其他實施例可以使用具有高粒度 (granularity)的可變電阻器以在該範圍中進行更多的測量。然後，對與需要進行測量的 每一個PSRO級重複類似的步驟。然後，該方法測量多個PSRO級的平均Ctsv，如塊822所示。 優選地，該步驟跨過在電路中被連接在一起的所有PSRO級而測量平均值。其他實施例可以 跨過所有級中的一部分級而求平均。這裡所使用的術語「包括」、「包含」、「具有」等等應被理解為是開放式的，S卩，意義 為包括但不限於。上述優選實施例旨在示例本發明的原理，而不限制本發明的範圍。本領域的技術 人員可以實現各種其他實施例和對這些優選實施例進行修改，而不脫離本發明的範圍。
權利要求
一種用於測量集成電路器件上的信號傳輸結構的頻率相關電容的電路，所述電路包括(a)多個PSRO(性能掃描環振蕩器)級，每一個性能掃描環振蕩器級包括(i)輸入級電路，其包括開關和兩個輸入端子，所述開關用於將來自所述兩個輸入端子中的一個的信號選擇性地耦合到信號延遲電路的輸入端子；(ii)所述信號延遲電路，其包括PFET控制端子和NFET控制端子以及至少一個延遲元件，所述信號延遲電路操作用於將所述信號施加到所述PFET和NFET控制端子以使它們不會同時開啟；(iii)驅動器級電路，其包括第一和第二驅動器，所述第一和第二驅動器中的每一個具有輸出以及PFET和NFET電晶體，所述PFET控制端子被連接為控制兩個驅動器的所述PFET電晶體，所述NFET控制端子被連接為控制兩個驅動器的所述NFET電晶體；(iv)所述第一驅動器的所述輸出被並聯連接到第一可變電阻器和PSRO級輸出端子，所述第一可變電阻器被串聯連接到第一測量電容，所述第一測量電容包括第一寄生電容部分和第二目標電容部分；以及(v)所述第二驅動器的所述輸出被連接到第二可變電阻器，所述第二可變電阻器被串聯連接到第二測量電容，所述第二測量電容包括寄生電容部分；(b)所述多個PSRO級被串聯連接，其中其PSRO級輸出端子被連接到串中的隨後的PSRO級電路的第一輸入端子；(c)使能信號，其被連接到第一PSRO級的所述第一輸入端子；(d)振蕩控制信號，其被連接到每一個PSRO級的第二輸入端子；以及(e)電流測量電路，其操作用於測量每一個PSRO級的所述第一和第二驅動器中的電流。
2.根據權利要求1的電路，其中所述信號延遲電路中的所述至少一個延遲元件包括第 一延遲元件，所述第一延遲元件將延遲電路輸入連接到所述PFET控制端子且並聯連接到 第二延遲元件的輸入，所述第二延遲元件輸出被耦合到所述NFET控制端子。
3.根據權利要求2的電路，其中所述第二延遲元件連接到AND門的第一輸入，所述AND 門的第二輸入連接到所述延遲電路輸入，並且所述AND門的輸出連接到所述NFET控制端 子。
4.根據權利要求3的電路，還包括在所述PSRO級中的四個傳輸門，所述四個傳輸門操 作用於以不同的模式配置所述PSRO級。
5.根據權利要求1的電路，其中每一個PSRO級適於被獨立地操作，以測量與每一個級 相關聯的各傳輸結構的電容值。
6.一種測量集成電路器件上的信號傳輸結構的頻率相關電容的方法，所述方法包括以 下步驟(a)將第一PSRO(性能掃描環振蕩器)級中的第一和第二可變電阻器配置到選擇的電 阻器值的集合；(b)向第一和第二驅動器提供振蕩信號以將電流驅動到所述第一PSRO級中的所述第 一和第二電阻器中，並且提高所述振蕩信號的頻率直到獲得通過所述第一驅動器的最大電 流並同時確保所述第一驅動器的輸出上的完全的軌到軌轉換；(C)在步驟(b)中確定的點處，測量通過所述第一和第二驅動器的電流；(d)使用公式Ctsv=(IVl-IV2)/(fQUTPUT*Vl)計算由所述第一驅動器驅動的負載的一部 分的電容值，其中Ctsv為作為所述第一驅動器輸出上的負載而存在的矽通孔的頻率相關電 容，IVl為通過所述第一驅動器的電流，IV2為通過所述第二驅動器的電流，Vl為所述第一 驅動器的電源電壓，f0UTPUT為在步驟(b)獲得的最高頻率；以及(e)利用用於所述第一和第二可變電阻器的不同的選擇的電阻器值的集合來重複步驟 (a)-(d)。
7.根據權利要求6的方法，其中所述重複的步驟還包括計算時間常數電容Crc= IVl/(f〇UTPUT*Vl) °
8.根據權利要求7的方法，其中所述重複的步驟還包括計算時間常數TC= R*Crc，其中 R為由所述第一驅動器驅動的電阻器的值。
9.根據權利要求8的方法，其中所述重複的步驟還包括記錄每一個隨TC變化的CTSV。
10.根據權利要求9的方法，其中所述重複的步驟還包括測量包括所述第一PSRO級的 多個PSRO級中的平均CTSV。
11.根據權利要求6的方法，其中所述重複的步驟還包括測量與另外的PSRO級相關聯 的多個矽通孔的電容。
12.一種測量集成電路器件上的信號傳輸結構的頻率相關電容的方法，所述方法包括 以下步驟(a)向在選擇的PSRO(性能掃描環振蕩器)級電路中的第一和第二可變電阻器分別提 供第一和第二振蕩電流信號，並且提高所述振蕩信號的頻率直到獲得最大電流並同時確保 所述第一可變電阻器的第一節點的完全的軌到軌轉換；(b)在步驟(a)中確定的點處，測量所述第一和第二振蕩電流信號的電流；以及(c)使用公式Ctsv=(IVl-IV2)/(f0UTPUT*Vl)計算由所述第一振蕩電流信號提供的負載 的一部分的電容值，其中Ctsv為作為所述第一振蕩電流信號的負載而存在的矽通孔的頻率 相關電容，IVl為通過所述第一振蕩電流信號提供的電流，IV2為通過所述第二振蕩電流信 號提供的電流，Vl為所述第一振蕩電流信號的電源電壓，fOTPUT為通過在步驟(a)的完全的 軌到軌轉換而獲得的最高頻率。
13.根據權利要求12的方法，其中所述第一和第二電阻器為可變電阻器，並且所述方 法還包括用選擇的電阻器值的集合來配置第一和第二電阻器，以及利用用於所述第一和第 二電阻器的多個選擇的電阻器值的集合重複步驟(a)-(c)。
14.根據權利要求13的方法，其中所述重複的步驟還包括測量與另外的PSRO級相關聯 的多個矽通孔的電容。
全文摘要
本發明涉及測量信號傳輸結構的頻率相關電容的方法及其電路。使用可配置的PSRO測量電路來測量目標矽通孔(TSV)或其他導電結構的頻率相關電容。通過使用可調節的電阻器和去嵌入結構測量寄生電容CPAR的影響，來幫助對目標結構的測量。對被測器件(DUT)和去嵌入結構二者都進行電流測量。通過這些測量，計算DUT的頻率相關電容。
文檔編號G01R27/26GK101930032SQ20101020514
公開日2010年12月29日 申請日期2010年6月13日 優先權日2009年6月23日
發明者J·D·海斯, K·B·阿加瓦爾 申請人:國際商業機器公司