一種降低銅互連方塊電阻的全光阻雙大馬士革方法
2023-12-01 14:30:21
專利名稱：一種降低銅互連方塊電阻的全光阻雙大馬士革方法
技術領域：
本發明涉及半導體中金屬銅互連線製造領域，尤其涉及一種降低銅互連方塊電阻的全光阻雙大馬士革方法。
背景技術：
在半導體集成電路工業中，高性能的集成電路晶片需要高性能的後段電學互連。 由於金屬銅具有低電阻率特性，而在先進集成電路晶片中得到了越來越廣泛的應用。從鋁線到銅線，材料的變革帶來了電阻率的巨大降低。隨著集成電路技術的進步，晶片複雜程度的增加，後段互連的複雜度和長度越來越大，這意味著晶片內的後段互連線的電阻成為性能的瓶頸之一。有效地降低電阻成為集成電路中的一個重要研究課題。
Ol QX L電阻計算公式為R = I = ^7，其中R為電阻，P為材料的電阻率，L為導線長
s W^H
度，W為互連線寬度，H為互連線的厚度。隨著晶片尺寸的縮小，密度的提高和晶片複雜度的提高，互連線的寬度不斷減小，互連線的總長度L也無可避免的增大。由此嗎，可以減少電阻的因素只剩下電阻率和厚度。而從使用金屬鋁互連切換到金屬銅互連，就是從降低互連線的電阻率從而實現總體電阻的降低的。而對於同種材料而言，其電阻率基本是固定的。 因此，可以用於降低高端銅互連線的電阻的唯一因素就只有提高互連線的厚度H。為了更準確的表徵厚度對電阻的影響，半導體技術中採用方塊電阻(Sheet Resistance，也叫薄層電
阻，其計算公式為Rs 』 R = Rs^)來表徵，這樣對於不同形狀的互連線，方塊電阻
能精確的表徵出厚度對電阻的影響，而不受導線長度和寬度的影響。實際上，由於金屬填充工藝和刻蝕工藝的限制，嵌入式的銅互連結構要成功實現， 其基本工藝條件要求高寬比不能過大，即對於某一寬度的銅互連線，其厚度不能太厚。因為厚度太厚，意味著溝槽結構深度很大，將不利於刻蝕工藝控制蝕刻的形貌和尺寸，而金屬填充工藝也比較難完成完全填充，這樣反而會增大方塊電阻，降低互連的可靠性，帶來非常不利的影響。因此不可能無限制的增大互連線的整體厚度來降低方塊電阻。
發明內容
本發明根據現有技術中存在的問題，提供一種降低銅互連方塊電阻的全光阻雙大馬士革方法。通過採用在雙大馬士革銅互連工藝在通孔層中，利用全部使用光阻的三次光刻和刻蝕在同一互連層中即包含有正常厚度的金屬互連結構和通孔，又含有降低了方塊電阻的較厚的金屬結構。由於選擇性的增大了符合特定條件的銅互連結構的厚度，降低了定義區域銅互連線的方塊電阻。為了實現上述的目的，本發明提供一種降低銅互連方塊電阻的全光阻雙大馬士革方法，包括以下順序步驟步驟1 在下層金屬互連結構層上先後澱積一刻蝕阻擋層、一 SiOCH低k介電層和
一 SiO2介電保護層，在一 SiA介電保護層上旋塗第一光阻層，在第一光阻層上光刻形成通孔的圖形，對通孔圖形進行刻蝕，刻蝕至通孔中暴露出刻蝕阻擋層為止，去除第一光阻層， 所述通孔圖形位於下層金屬互結構層中的互聯結構上方。步驟2 在SiO2介電保護層表面和通孔內旋塗一底部抗反射層，在底部抗反射層上先後旋塗一低溫氧化矽玻璃層和第二光阻層，並在第二光阻層上形成可全部金屬導線槽的圖形，對全部金屬導線槽的圖形進行刻蝕，刻蝕至SiOCH低k介電層中為止，除去第二光阻層、低溫氧化矽玻璃層和底部抗反射層，所述全部金屬導線槽中暴露有所述通孔。第二光阻層和低溫氧化矽玻璃層在幹法刻蝕過程中會消耗完。步驟3 在SiO2介電保護層表面、通孔和全部金屬導線槽的底面和側壁上內旋塗第三光阻層，並在第三光阻層上形成可加厚金屬導線的圖形，對可加厚金屬導線槽的圖形進行刻蝕，刻蝕至SiOCH低k介電層中為止，去除第三光阻層，所述可加厚金屬導線槽在全部金屬導線槽中。步驟4 對通孔底部的刻蝕阻擋層進行刻蝕，使得通孔底部暴露出互聯結構。步驟5 在S^2介電保護層表面、通孔、全部金屬導線槽和可加厚金屬導線槽的底部和側壁先後澱積金屬阻擋層和銅籽晶層，所述金屬阻擋層與互聯結構相接觸。步驟6 研磨去除SiO2介電保護層以及覆蓋在其上的金屬阻擋層和銅籽晶層。在上述提供方的方法中，其中所述金屬阻擋層為TaN/Ta材料。在上述提供方的方法中，其中所述光阻層由光刻膠材料組成。在上述提供方的方法中，其中所述SiOCH低k介電層的相對介電常數的範圍為 2 4. 2。可以選擇的SiOCH低k介電層材料為氟摻雜氧化矽玻璃、摻碳氧化矽、多孔低介電常數材料、氧化矽、硼磷氧化矽玻璃中的一種或多種。在上述提供方的方法中，其中所述刻蝕阻擋層為SiCN。在上述提供方的方法中，其中所述研磨採用化學機械研磨法。在上述提供方的方法中，其中所述刻蝕採用等離子體幹法刻蝕。在上述提供方的方法中，其中所述刻蝕阻擋層、SiOCH低k介電層和SiO2介電保護層採用化學汽相沉積生長。在上述提供方的方法中，其中所述金屬阻擋層和銅籽晶層採用物理汽相沉積生長。本發明選用的全光阻雙大馬士革工藝中，利用三次光刻刻蝕獲得不同深度的金屬溝槽及通孔，最終部分銅互連具有較厚的銅厚度，從而獲得較低方塊電阻的銅互連線。通過本發明提供的方法可以對銅互連線溝槽的深度進行選擇性改變，從而使符合條件的特定區域的銅互連線方塊電阻降低，從而實現選擇性降低晶片互連方塊電阻的目的。在不改變整體銅互連深度、不增大工藝難度、不縮小工藝窗口的前提下，最大程度的降低互聯方塊電阻，從而降低晶片的信號延遲，降低損耗，提高晶片整體性能。
圖1是本發明中完成澱積S^2介電保護層後的結構示意圖。圖2是本發明中形成第一光阻層上圖案後的結構示意圖。圖3是本發明中形成通孔後的結構示意圖。圖4是本發明中形成第二光阻層圖案後的結構示意圖。
圖5是本發明中形成正常金屬導線槽後的結構示意圖。圖6是本發明中形成第三光阻層圖案後的結構示意圖。圖7是本發明中形成可加厚金屬導線槽後的結構示意圖。圖8是本發明中澱積完成金屬阻擋層和銅籽晶層後的結構示意圖。圖9是本發明中提供方法所形成的銅互連結構。
具體實施例方式本發明提供一種降低銅互連方塊電阻的全光阻雙大馬士革方法。利用全部使用光阻的三次光刻和刻蝕在同一互連層中即包含有正常厚度的金屬互連結構和通孔，又含有降低了方塊電阻的較厚的金屬結構。由於選擇性的增大了符合特定條件的銅互連結構的厚度，降低了定義區域銅互連線的方塊電阻。為了獲得高性能就必須降低金屬互連的電阻，但隨著集成度和技術的進步，互連線的尺寸越來越小，所以導線截面積越來越小，電阻越來越大。而由於生長銅的阻擋層和籽晶層的物理氣象沉積工藝的限制，對於一定的寬度的溝槽，存在最大深度的限制，因此，對於整體晶片不可能採用無限制加大互聯金屬厚度的方法來實現方塊電阻的降低。然而，電路版圖設計中某些特定部分的互連線，其下部不存在金屬通孔。本發明通過選擇性地針對這些特定的互連線，加厚其厚度。使其厚度大於普通的有通孔互連線，因此可以相對於普通金屬互連線降低了方塊電阻；本發明中加厚的金屬互連結構的深度不大於雙層結構的總深度(金屬連線及通孔)，所以在金屬填充技術上也不存在瓶頸，可以容易利用現有的物理氣相沉積和電鍍的方法進行銅互連的填充。以下通過實施例對本發明提供的形成厚金屬的單大馬士革方法做詳細的說明，以便更好說明本發明創造的內容，但實施例的內容並不限制於發明創造的保護範圍。本實施例選用雙層嵌入式金屬銅互連結構為作用對象，其下層存在銅互連結構， 便於表現出互連層間的連接關係。首先，在如圖1所示的基底結構為下層的銅互連結構上，先後採用化學氣相法澱積一 SiCN刻蝕阻擋層1、一 SiOCH低k介電層2和一 SiO2介電保護層3。SiOCH低k介電層的相對介電常數的範圍在2 4. 2之間，其可選的材料為氟摻雜氧化矽玻璃、摻碳氧化矽、 多孔低介電常數材料、氧化矽、硼磷氧化矽玻璃中的一種或多種。薄膜的厚度根據實際工藝要求控制在幾個納米到幾百納米之間。如圖2所示，在S^2介電保護層3上旋塗第一光刻膠層411、412、413，在第一光刻膠層411、412、413上光刻形成通孔的圖形，對通孔圖形進行刻蝕，刻蝕至通孔101、102暴露出SiCN刻蝕阻擋層1為止，除去該光刻膠層411、412、413， 為下一步光刻做準備，所形成的通孔圖形位於下層金屬互結構層中的互聯結構上方，其結構如圖3所示。其次，如圖4所示，在SW2介電保護層3表面和通孔的底部和側壁上旋塗一底部抗反射層5。在底部抗反射層5上先後旋塗一低溫氧化矽玻璃層6和第二光阻層421、422、
423、424，在第二光刻膠層421、422、423、似4上光刻形成可全部金屬導線槽的圖形。對全部金屬導線槽圖形進行刻蝕，刻蝕至SiOCH低k介電層2中為止，所形成全部金屬導線槽111、 112,113中暴露通孔101、102，形成的結構如圖5所示。除去第二光刻膠層421、422、423、
424、低溫氧化矽玻璃層6和底部抗反射層5，大部分的第二光刻膠層421、422、423、似4和低溫氧化矽玻璃層6在幹法刻蝕過程中會消耗。接著，如圖6所示，在SiO2介電保護層3表面、通孔101、102和全部金屬導線槽 111、112、113的底面和側壁上內旋塗第三光刻膠層431、432、433，並在第三光刻膠層431、 432、433上形成可加厚金屬導線槽的圖形，對可加厚金屬導線槽的圖形進行刻蝕，刻蝕至 SiOCH低k介電層2中為止，在形成的可加厚金屬導線槽121、122在全部金屬導線槽112、 113中。去除第三光刻膠層431、432、433，為下一步光刻做準備，所形成的結構如圖7所示。最後，對通孔101、102底部的刻蝕阻擋層進行刻蝕，使得通孔底部暴露出互聯結構。如圖8所示，在SiO2介電保護層3表面、通孔101、102、全部金屬導線槽111、112、113 和加厚金屬導線槽121、122的底部和側壁利用物理氣相法沉積先後生長金屬阻擋層(TaN/ Ta) 8和銅籽晶層7，使得金屬阻擋層(TaN/Ta)8和互聯結構相接觸。電鍍銅填充所形成的結構，並達到一定的冗餘銅。採用化學機械研磨法去除SiO2介電保護層3以及覆蓋在其上的金屬阻擋層8和銅籽晶層7，只保留所需要的銅互連結構，所形成的銅互連結構如圖9所
7J\ ο經過上述步驟，就獲得了部分降低銅互連方塊電阻的雙層銅互連結構。在圖9中， 銅互連線A區域為正常電阻區域，銅互連線B區域為降低方塊電阻的區域。Hl為正常銅互連線的厚度，H為選擇性降低方塊電阻的銅互連線的厚度，H2為整個兩層單大馬士革工藝銅線和通孔的總厚度。從圖上可以看出Hl<hH1，使得選擇性區域的銅互連線就有較大的導電截面，因此具有較低的方塊電阻。而H <H2，可以保證加厚的銅互連線能夠順利實現良好的填充和工藝能力上無限制。以上對本發明的具體實施例進行了詳細描述，但其只是作為範例，本發明並不限制於以上描述的具體實施例。對於本領域技術人員而言，任何對本發明進行的等同修改和替代也都在本發明的範疇之中。因此，在不脫離本發明的精神和範圍下所作的均等變換和修改，都應涵蓋在本發明的範圍內。
權利要求
1.一種降低銅互連方塊電阻的全光阻雙大馬士革方法，其特徵在於，包括以下順序步驟步驟1 在下層金屬互連結構層上先後澱積一刻蝕阻擋層、一 SiOCH低k介電層和一 SiO2介電保護層，在一 SiO2介電保護層上旋塗第一光阻層，在第一光阻層上光刻形成通孔的圖形，對通孔圖形進行刻蝕，刻蝕至通孔中暴露出刻蝕阻擋層為止，去除第一光阻層，所述通孔圖形位於下層金屬互結構層中的互聯結構上方；步驟2 在SiO2介電保護層表面和通孔內旋塗一底部抗反射層，在底部抗反射層上先後旋塗一低溫氧化矽玻璃層和第二光阻層，並在第二光阻層上形成可全部金屬導線槽的圖形，對全部金屬導線槽的圖形進行刻蝕，刻蝕至SiOCH低k介電層中為止，除去第二光阻層、 低溫氧化矽玻璃層和底部抗反射層，所述全部金屬導線槽中暴露有所述通孔步驟3 在SiO2介電保護層表面、通孔和全部金屬導線槽的底面和側壁上內旋塗第三光阻層，並在第三光阻層上形成可加厚金屬導線的圖形，對可加厚金屬導線槽的圖形進行刻蝕，刻蝕至SiOCH低k介電層中為止，去除第三光阻層，所述可加厚金屬導線槽在全部金屬導線槽中；步驟4 對通孔底部的刻蝕阻擋層進行刻蝕，使得通孔底部暴露出互聯結構；步驟5 在SiO2介電保護層表面、通孔、全部金屬導線槽和可加厚金屬導線槽的底部和側壁先後澱積金屬阻擋層和銅籽晶層，所述金屬阻擋層與互聯結構相接觸；步驟6 研磨去除SiO2介電保護層以及覆蓋在其上的金屬阻擋層和銅籽晶層。
2.根據權利要求1所述的方法，其特徵在於，所述金屬阻擋層為TaN/Ta材料。
3.根據權利要求1所述的方法，其特徵在於，所述光阻層由光刻膠材料組成。
4.根據權利要求1所述的方法，其特徵在於，所述SiOCH低k介電層的相對介電常數的範圍為2 4. 2。
5.根據權利要求1所述的方法，其特徵在於，所述SiOCH低k介電層材料為氟摻雜氧化矽玻璃、摻碳氧化矽、多孔低介電常數材料、氧化矽、硼磷氧化矽玻璃中的一種或多種。
6.根據權利要求1所述的方法，其特徵在於，所述刻蝕阻擋層為SiCN。
7.根據權利要求1所述的方法，其特徵在於，所述研磨採用化學機械研磨法。
8.根據權利要求1所述的方法，其特徵在於，所述刻蝕採用等離子體幹法刻蝕。
9.根據權利要求1所述的方法，其特徵在於，所述刻蝕阻擋層、SiOCH低k介電層和S^2 介電保護層採用化學汽相沉積生長。
10.根據權利要求1所述的方法，其特徵在於，所述金屬阻擋層和銅籽晶層採用物理汽相沉積生長。
全文摘要
本發明提供一種降低銅互連方塊電阻的全光阻雙大馬士革方法。在本發明選用的全光阻雙大馬士革工藝中，利用三次光刻刻蝕獲得不同深度的金屬溝槽及通孔，最終部分銅互連具有較厚的銅厚度，從而獲得較低方塊電阻的銅互連線。通過本發明提供的方法可以對銅互連線溝槽的深度進行選擇性改變，從而使符合條件的特定區域的銅互連線方塊電阻降低，從而實現選擇性降低晶片互連方塊電阻的目的。在不改變整體銅互連深度、不增大工藝難度、不縮小工藝窗口的前提下，最大程度的降低互聯方塊電阻，從而降低晶片的信號延遲，降低損耗，提高晶片整體性能。
文檔編號H01L21/768GK102446847SQ20111038556
公開日2012年5月9日 申請日期2011年11月28日 優先權日2011年11月28日
發明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請人:上海華力微電子有限公司