利用Ru/Si二極體的交叉點存儲器的製作方法
2023-11-04 00:55:07 1
專利名稱：利用Ru/Si二極體的交叉點存儲器的製作方法
技術領域：
本發明一般來說涉及半導體存儲器，且特定來說，在一個或一個以上實施例中，本發明涉及利用含有釕及矽的二極體的交叉點存儲器。
背景技術：
通常提供存儲器裝置作為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包括(舉例來說)隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器(SDRAM)及快閃記憶體。一般來說，交叉點存儲器由出現於兩個導電線(例如，存取線(通常稱為字線)與 數據線(通常稱為位線))的相交點處的電阻元件界定。圖1是具有出現於存取線138(例如，字線)與數據線126 (例如，位線)的相交點處的存儲器單元102的基本交叉點存儲器陣列100的一部分的示意圖。陣列100中的每一存儲器單元102包括耦合於存取線138與數據線126之間的電阻元件104。一般來說，電阻元件104的電阻率的差界定每一存儲器單元102的數據值。舉例來說，具有電阻率相對較高的電阻元件104的存儲器單元102可界定例如邏輯0的一個數據值，而具有電阻率相對較低的電阻元件104的存儲器單元102可界定例如邏輯I的不同數據值。通過跨越特定組的存取線138與數據線126施加電位差，可感測兩個線之間的所得電流以確定出現於所述相交點處的存儲器單元102是具有相對較高的電阻還是相對較低的電阻。可使用若干不同電阻率值來界定兩個以上的數據狀態。交叉點存儲器通常是極具空間效率的，從而提供高存儲器密度。然而，在較大陣列中，通過未選或部分選定的存儲器單元的洩漏可成為問題。由於上述原因，且由於所屬領域的技術人員在閱讀並了解本說明書之後將變得顯而易見的下述其它原因，在此項技術中需要替代性交叉點存儲器陣列架構。
圖1是基本交叉點存儲器陣列的一部分的示意圖。圖2是根據實施例的為圖3A到9B的論述提供參考框架的存儲器陣列的一部分的俯視圖。圖3A到3H描繪根據實施例的在各種製作階段期間沿圖2的視圖線A-A'截取的存儲器陣列的一部分的橫截面圖。圖3J描繪根據某些實施例的二極體的橫截面圖，其展示在矽材料上的矽化釕界面。圖4A到4H描繪根據實施例的在各種製作階段期間沿圖2的視圖線B-B'截取的存儲器陣列的一部分的橫截面圖。圖5A及5B描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。
圖6A及6B描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。圖7A及7B描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。圖8A及SB描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。圖9A及9B描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。
具體實施例方式在以下詳細描述中，參考形成此描述的一部分的附圖，且在附圖中以圖解說明的方式展示特定實施例。在圖式中，貫穿數個視圖以相似編號描述大致類似的組件。可使用其它實施例，且可在不背離本發明的範圍的情況下做出結構、邏輯及電改變。舉例來說，術語半導體可指代材料層、晶片或襯底且包括任一基底半導體結構。「半導體」應理解為包括藍寶石上矽(SOS)技術、絕緣體上矽(SOI)技術、薄膜電晶體(TFT)技術、經摻雜及未摻雜半導體、由基底半導體結構支撐的矽的外延層以及所屬領域的技術人員眾所周知的其它半導體結構。此外，當在以下描述中提及半導體時，可能已利用先前工藝步驟在基底半導體結構中形成區/結。因此，不應將以下詳細描述視為具有限制意義。各種實施例包括具有在兩個導體(例如，存取線及數據線)之間與二極體串聯耦合的電阻元件的存儲器單元。所述二極體含有釕及矽。圖2是根據實施例的存儲器陣列200的一部分的俯視圖，以為圖3A到9B的論述提供參考框架。存儲器陣列200包括形成於多個第一導體(例如，數據線)226與多個第二導體(例如，存取線)238的相交點處的存儲器單元202。一般來說，存取線238及數據線226形成為相交圖案，但無需如圖2中所展示形成為正交的。一般來說，存儲器陣列200的導體是存取線238還是數據線226取決於所述導體是用來選擇(例如，激活)存儲器單元202還是用來感測(例如，讀取)選定存儲器單元202的數據值。圖3A到3H描繪根據實施例的在各種製作階段期間沿圖2的視圖線A-A'截取的存儲器陣列200的一部分的橫截面圖。圖4A到4H描繪根據實施例的在各種製作階段期間沿圖2的視圖線B-B'截取的存儲器陣列200的一部分的橫截面圖。圖3A到3H的橫截面圖對應於圖4A到4H的橫截面圖以使得圖3A及4A在相同製作階段處截取，圖3B及4B在相同製作階段處截取，且依此類推。圖3A及4A描繪在可能已發生數個處理步驟之後的存儲器陣列的一部分。一般來說，圖3A及4A可描繪其上將形成存儲器陣列200的支撐件220。作為一個實例，支撐件220可為電介質材料。實例性電介質材料包括氧化矽(Si0/Si02)、氮化矽(SiN/Si2N/Si3N4)或氧氮化矽(SiOxNy)材料。進一步的實例性電介質材料包括經摻雜氧化矽材料，例如硼磷矽酸鹽玻璃(BPSG)，即摻雜有硼及磷的二氧化矽材料。其它電介質材料為已知的且用於半導體製作的技術中。一般來說，支撐件220應經選擇以通常抑制在形成於其上的未來數據線之間的電流流動，且此還可通過在支撐件220中鄰近數據線之間形成隔離區來完成。圖3A及4A進一步描繪經圖案化電介質222a。經圖案化電介質222a —般來說為電介質材料。儘管經圖案化電介質222a可為與支撐件220相同的電介質材料，但選擇不同電介質材料允許選擇性移除。舉例來說，可通過在支撐件220上形成電介質材料、後續接著圖案化所述電介質材料以形成用於未來存取線的形成的溝槽224來形成經圖案化電介質222a。如圖3A及4A中所描繪，可形成溝槽224以暴露支撐件220的部分，或可在暴露支撐件220的部分之前終止溝槽224。通過為支撐件220與經圖案化電介質222a選擇不同電介質材料，支撐件220可通過使用對經圖案化電介質222a的材料具選擇性的移除過程而充當停止層。舉例來說，為了形成在暴露支撐件220的部分之前終止的溝槽224，可使用定時移除過程。在圖3B及4B中，形成第一導體226。一般來說，第一導體226經形成以含有一種或一種以上導電材料，例如，金屬、金屬合金、導電金屬氮化物、其它導電材料或其某一組合。舉例來說，形成第一導體226可包括在溝槽224的底部及側壁上形成勢壘(在圖3B或
4B中未展示)，後續接著用金屬填充溝槽224。對於一個實施例，所述勢壘可包括形成第一金屬或金屬氮化物以覆蓋溝槽224的底部及側壁，且接著形成第二金屬以填充溝槽224 (例如，見圖9A及9B的形成第一導體226的勢壘225及導電材料227)。特定來說，對於某些實施例，所述勢壘可包括鎢、氮化鈦或鉭(僅作為幾個實例)。一般來說，所述勢壘將取決於填充溝槽224的導電材料，即，勢壘將既定減少哪種類型的雜質或其它擴散組分。導電材料的實例可包括銅、鋁、鎢、金及/或其合金。在一些實施例中，可使用籽晶層(未展示)來促進填充溝槽224的過程。用於形成第一導體226的適合技術可包括(舉例來說)化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)及無電鍍。對於一些實施例，溝槽224經填充而超出經圖案化電介質222a的上部表面，例如在所有經暴露表面上方形成導電材料的毯覆式沉積過程。在此情形中，可執行化學機械平面化(CMP)過程以移除導電材料的在經圖案化電介質222a的上部表面上面延伸的部分。在圖3C及4C中，移除第一導體226的一部分。舉例來說，第一導體的上部表面凹入到經圖案化電介質222a的上部表面下面。可使用各向同性或各向異性移除過程達使第一導體226凹入特定量所預期的特定時間。舉例來說，可藉助對第一導體226的在經圖案化電介質222a上方的材料具選擇性的蝕刻劑來使用溼蝕刻過程。對於一個實施例，第一導體226凹入到其原始高度的大約1/2。作為替代方案，可將經圖案化電介質222a形成到第一導體226的所要高度，可填充溝槽224且可(例如)通過CMP移除任何過量材料。在圖3D及4D中，在第一導體226上方形成釕材料228。舉例來說，可用含有釕(Ru)的材料填充溝槽224的在移除第一導體226的部分之後即刻重新敞開的部分。用於形成釕材料228的適合技術可包括(舉例來說)CVD,PVD,ALD及無電鍍。對於某些實施例，通過從釕或矽化釕(Ru2Si3)靶標進行濺鍍來形成釕材料228。對於各種實施例，釕材料228含有處於足以使釕成為釕材料228的最大金屬組分的水平的釕。對於某些實施例，釕材料228基本上由元素釕組成。對於額外實施例，釕材料228基本上由矽化釕組成。如關於第一導體226所述，用釕材料228填充溝槽224可在經圖案化電介質222a的上部表面上面延伸，且可(例如)通過CMP移除此過量材料以平面化所述表面。在圖3E及4E中，移除釕材料228的一部分。舉例來說，釕材料228的上部表面凹入到經圖案化電介質222a的上部表面下面。可使用各向同性或各向異性移除過程達使釕材料228凹入特定量所預期的特定時間。舉例來說，可使用到O3或02/Cl2的暴露來選擇性地移除釕材料228的在經圖案化電介質222a上方的材料。對於一個實施例，釕材料228凹入到其原始高度的大約1/2。在圖3F及4F中，在釕材料228上方形成矽材料230。舉例來說，可用含有矽(Si)的材料填充溝槽224的在移除釕材料228的部分之後即刻重新敞開的部分。用於形成矽材料230的適合技術可包括(舉例來說)CVD,PVD及ALD。對於各種實施例，矽材料230含有處於足以使娃成為娃材料230的最大組分的水平的娃。對於某些實施例，娃材料230基本上由單晶娃、多晶娃(即，多晶娃(polysilicon))或非晶娃組成。對於額外實施例，娃材料230為經導電摻雜的。對於進一步的實施例，矽材料230具有n型導電性。提供n型導電性可包括用例如砷(Ar)或磷(P)的n型雜質摻雜。可在形成矽材料230期間或之後發生此摻雜。如關於第一導體226所述,用娃材料230填充溝槽224可在經圖案化電介質222a的上部表面上面延伸，且可(例如)通過CMP移除此過量材料以平面化所述表面。
在圖3G及4G中，移除矽材料230的一部分。舉例來說，矽材料230的上部表面凹入到經圖案化電介質222a的上部表面下面。可使用各向同性或各向異性移除過程達使矽材料230凹入特定量所預期的特定時間。舉例來說，可藉助對矽材料230的在經圖案化電介質222a上方的材料具選擇性的蝕刻劑來使用溼蝕刻過程。對於一個實施例，矽材料230凹入到其原始高度的大約1/2。矽材料230及釕材料228連同形成於釕材料228與矽材料230之間的任選矽化釕界面(在圖3G及4G中未展示)共同地形成存儲器單元的二極體。舉例來說，在釕材料228為釕且矽材料230為多晶矽的情況下，對於其中在形成矽材料230之後不形成矽化釕界面的實施例，二極體可具有在多晶矽上的釕界面，或二極體可具有在多晶矽上的由釕與多晶矽的反應形成的矽化釕界面。將參考圖3J繼續進行在矽材料230上形成任選矽化釕界面的論述。在圖3H及4H中，可在娃材料230上方形成第一電極232。一般來說,第一電極232經形成以含有一種或一種以上導電材料，例如，金屬、金屬合金、導電金屬氮化物、其它導電材料或其某一組合。舉例來說，可用第一電極232的一種或一種以上導電材料來填充溝槽224的在移除矽材料230的部分之後即刻重新敞開的部分。用於形成釕材料228的適合技術可包括(舉例來說)CVD、PVD、ALD及無電鍍。如關於第一導體226所述，用第一電極232的導電材料填充溝槽224可在經圖案化電介質222a的上部表面上面延伸，且可(例如)通過CMP移除此過量材料以平面化所述表面。在第一電極232的形成之後，在第一電極232上方形成具有可變電阻率的材料234。具有可變電阻率的材料234可包括硫屬化物或其它相變材料、鐵電材料、磁阻材料或可通過跨越材料施加適當電位差而更改其電阻率的其它材料。一些特定實例包括NiO、Nb2O5, TiO2, HfO2, A1203、MgOx, ZrOx, CrO2, W、BN 及 A1N。一般來說，將前述材料視為能夠可逆地更改其電阻率的材料。具有可變電阻率的材料234可進一步包括可熔材料以使得其電阻率可從初始值更改到不同值但不容易恢復到其初始值。舉例來說，材料234可為反熔絲，以使得其呈現介電性質或半導電性質直到跨越所述反熔絲施加充足電位差允許反熔絲的相對側上的導電材料短接在一起。對於例如圖3H及4H中所描繪的實施例的實施例，具有可變電阻率的材料234可形成為連續層，且可在一個方向上跨越第一電極232的長度且在另一方向上跨越第二電極238的長度。
在具有可變電阻率的材料234的形成之後，可在具有可變電阻率的材料234上方形成第二電極236。第一電極232、具有可變電阻率的材料234及第二電極236共同地形成存儲器單元的電阻元件。一般來說，第二電極236經形成以含有一種或一種以上導電材料，例如，金屬、金屬合金、導電金屬氮化物、其它導電材料或其某一組合。舉例來說，形成第二電極236可包括形成經圖案化電介質222b、用一種或一種以上導電材料填充溝槽及如參考第一導體226所描述而凹入。如關於第一導體226進一步所述,用第二電極236的導電材料填充溝槽可在經圖案化電介質222b的上部表面上面延伸且可(例如)通過CMP移除此過量材料以平面化所述表面。選擇用於經圖案化電介質222b的材料可遵循與關於經圖案化電介質222a所呈現的指南相同的指南，但電介質222b與電介質222a無需為相同電介質材料。在第二電極236的形成之後，可在第二電極236上方形成第二導體238。一般來說，第二導體238經形成以含有一種或一種以上導電材料，例如，金屬、金屬合金、導電金屬氮化物、其它導電材料或其某一組合。第二導體238可具有與第一導體226相同的構造。舉 例來說，形成第二導體238可包括用一種或一種以上導電材料填充經圖案化電介質222b的溝槽並移除過量材料，例如參考第一電極232所描述。作為參考圖3A到3H及4A到4H所描述的處理的替代方案，可通過除本文中所描述的過程之外的過程來形成例如第一導體226、釕材料228、矽材料230、第二電極236及第二導體238的結構。使用第一導體226作為一實例，可通過以下操作來避免凹入將經圖案化電介質222a形成到第一導體226的所要高度、用一種或一種以上導電材料填充溝槽224並(例如)通過CMP移除任何過量材料；或將一種或一種以上導電材料形成到所要高度、圖案化以界定第一導體226並用電介質材料填充第一導體226之間的空間。半導體製作領域的技術人員將明了用以形成本文中所描述的結構的其它方法。圖3J描繪根據某些實施例的二極體的橫截面圖，其展示在矽材料230上的矽化釕(Ru2Si3)界面229。矽化釕界面229形成於矽材料230上矽材料230與釕材料228之間。對於各種實施例，矽化釕界面229為多晶矽化釕。可通過使釕材料228及矽材料230退火(例如，快速熱退火)藉此促進釕材料228的釕與矽材料230的矽的反應來形成矽化釕界面229。舉例來說，圖3G及4G的結構可經受足以形成多晶矽化釕界面229的時間及溫度，例如，在氮(N2)環境中500°C到800°C的溫度下達5分鐘到30分鐘。現在將參考圖5A到5B、圖6A到6B、圖7A到7B、圖8A到8B及9A到9B來描述額外實施例。在這些圖中，省略各種製作階段。然而，其中所描述的結構可使用如參考圖3A到3H、3J及4A到4H所描述的處理來製作。除非另有說明，否則結合圖3A到3H、圖3J及4A到4H關於各種元件提供的指南適用於所描繪實施例中的每一者。圖5A及5B描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。對於圖3A到3H及4A到4H中所描繪的實施例，二極體與沿第一導體226的方向的鄰近存儲器單元接觸，但與沿第二導體238的方向的鄰近存儲器單元隔離。對於圖5A及5B中所描繪的實施例，二極體與沿第一導體226的方向及沿第二導體238的方向的鄰近存儲器單元隔離。可通過使用例如圖5A及5B中的經圖案化電介質222b的額外經圖案化電介質來形成此結構。舉例來說，可將經圖案化電介質222a形成到第一導體226的所要高度，且可形成第一導體226。接著可將經圖案化電介質222b形成到釕材料228、矽材料230及第一電極232的堆疊的所要高度，從而界定用於二極體及第一電極232的後續形成的通孔。可如參考圖3H及4H所描述來形成具有可變電阻率的材料234，可如參考圖3H及4H所描述來形成第二電極236及第二導體238，應注意，圖5B的經圖案化電介質222c對應於圖4H的經圖案化電介質222b。雖然圖5A及5B中未識別，但如參考圖3J所描述，可在釕材料228與矽材料230之間形成矽化釕界面。圖6A及6B描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。對於圖5A及5B中所描繪的實施例，具有可變電阻率的材料234與沿第一導體226的方向及沿第二導體238的方向的鄰近存儲器單元接觸。對於圖6A及6B中所描繪的實施例，具有可變電阻率的材料234與沿第一導體226的方向及沿第二導體238的方向的鄰近存儲器單元隔離。處理可與參考圖5A及5B所描述的處理類似，只不過經圖案化電介質222b可形成到釕材料228、矽材料230、第一電極232及具有可變電阻率的材料234的堆疊的所要高度。雖然圖6A及6B中未識別，但如參考圖3J所描述，可在釕材料228與矽材料230之間形成矽化釕界面。圖7A及7B描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。對於圖3A到3H及4A到4H中所描繪的實施例，二極體在存儲器單元的電阻元件與第一導體2 26之間。對於圖7A及7B中所描繪的實施例，二極體在存儲器單元的電阻元件與第二導體238之間。此外，儘管圖3A到3H及4A到4H中所描繪的實施例使其存儲器單元的二極體與沿第一導體226的方向的鄰近存儲器單元接觸，但圖7A及7B中所描繪的實施例具有與沿第一導體226及第二導體238兩者的方向的鄰近存儲器單元隔離的二極體。從前述論述中，此結構的製作將顯而易見。雖然圖7A及7B中未識別，但如參考圖3J所描述，可在釕材料228與矽材料230之間形成矽化釕界面。圖8A及SB描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。對於圖7A及7B中所描繪的實施例，具有可變電阻率的材料234與沿第一導體226及第二導體238兩者的方向的鄰近存儲器單元接觸。對於圖8A及SB中所描繪的實施例，具有可變電阻率的材料234與沿第一導體226及第二導體238兩者的方向的鄰近存儲器單元隔離。從前述論述中，此結構的製作將顯而易見。雖然圖8A及SB中未識別，但如參考圖3J所描述，可在釕材料228與矽材料230之間形成矽化釕界面。圖9A及9B描繪根據實施例的分別沿圖2的視圖線A-A'及B-B'截取的存儲器陣列的一部分的橫截面圖。圖9A及9B中所描繪的實施例展示形成為具有勢壘225及所述勢壘內的導電材料227的第一導體226的實例。圖9A及9B中所描繪的實施例與圖3A到3H及4A到4H中所描繪的實施例類似，只不過所述二極體形成於存儲器單元的電阻元件與第二導體238之間，且所述二極體與沿第二導體238的方向的鄰近存儲器單元接觸但與沿第一導體226的方向的鄰近存儲器單元隔離。雖然圖9A及9B中未識別，但如參考圖3J所描述，可在釕材料228與矽材料230之間形成矽化釕界面。應注意，可在參考圖3A到9B所描述的結構中利用額外層，例如用以抑制相對層之間的擴散的勢壘層或用以促進相對層之間的粘合的粘合層。結論已描述利用包括串聯耦合於兩個導體之間的電阻元件及二極體的存儲器單元的存儲器裝置。所述二極體包括釕材料及矽材料。所述二極體進一步包括在矽材料上的釕或矽化釕的界面。矽化釕界面可為多晶矽化釕。雖然本文已圖解說明及描述了特定實施例，但所屬領域的技術人員將了解旨在實 現相同目的的任何布置均可替代所展示的特定實施例。所屬領域的技術人員將明了所述實施例的許多修改。因此，此申請案既定涵蓋所述實施例的任何修改或變化形式。
權利要求
1.一種存儲器單元，其包含第一導體；第二導體；電阻元件，其耦合於所述第一導體與所述第二導體之間 '及二極體，其在所述第一導體與所述第二導體之間與所述電阻元件串聯耦合；其中所述二極體包含釕材料及矽材料；且其中所述二極體進一步包含在所述矽材料上的選自由所述矽材料上的釕界面及所述矽材料上的矽化釕界面組成的群組的界面。
2.根據權利要求1所述的存儲器單元，其中所述電阻元件包含具有可變電阻率的材料。
3.根據權利要求1所述的存儲器單元，其中所述電阻元件包含熔絲或反熔絲。
4.根據權利要求1所述的存儲器單元，其中所述矽化釕界面為多晶矽化釕。
5.根據權利要求1所述的存儲器單元，其中所述矽材料選自由單晶矽、多晶矽及非晶矽組成的群組。
6.根據權利要求1所述的存儲器單元，其中所述二極體在所述電阻元件與所述第一導體之間。
7.根據權利要求6所述的存儲器單元，其中所述二極體的所述界面在所述二極體的所述矽與所述第一導體之間。
8.根據權利要求6所述的存儲器單元，其中所述電阻元件包含第一電極；具有可變電阻率的材料；及第二電極，其在所述第二導體與所述具有可變電阻率的材料之間。
9.根據權利要求8所述的存儲器單元，其中所述具有可變電阻率的材料與沿所述第一導體的方向的鄰近存儲器單元及沿所述第二導體的方向的鄰近存儲器單元接觸。
10.根據權利要求9所述的存儲器單元，其中所述二極體與沿所述第一導體的所述方向的所述鄰近存儲器單元接觸，但不與沿所述第二導體的所述方向的所述鄰近存儲器單元接觸。
11.根據權利要求9所述的存儲器單元，其中所述二極體與沿所述第一導體的所述方向的所述鄰近存儲器單元及沿所述第二導體的所述方向的所述鄰近存儲器單元隔離。
12.根據權利要求8所述的存儲器單元，其中所述具有可變電阻率的材料與沿所述第一導體的方向的鄰近存儲器單元及沿所述第二導體的方向的鄰近存儲器單元隔離。
13.根據權利要求12所述的存儲器單元，其中所述二極體與沿所述第一導體的所述方向的所述鄰近存儲器單元及沿所述第二導體的所述方向的所述鄰近存儲器單元隔離。
14.根據權利要求1所述的存儲器單元，其中所述二極體在所述電阻元件與所述第二導體之間。
15.根據權利要求14所述的存儲器單元，其中所述二極體的所述矽在所述二極體的所述界面與所述第二導體之間。
16.根據權利要求14所述的存儲器單元，其中所述電阻元件包含第一電極；具有可變電阻率的材料；及第二電極，其在所述二極體與所述具有可變電阻率的材料之間。
17.根據權利要求16所述的存儲器單元，其中所述具有可變電阻率的材料與沿所述第一導體的方向的鄰近存儲器單元及沿所述第二導體的方向的鄰近存儲器單元接觸。
18.根據權利要求17所述的存儲器單元，其中所述二極體與沿所述第二導體的所述方向的所述鄰近存儲器單元接觸，但不與沿所述第一導體的所述方向的所述鄰近存儲器單元接觸。
19.根據權利要求17所述的存儲器單元，其中所述二極體與沿所述第一導體的所述方向的所述鄰近存儲器單元及沿所述第二導體的所述方向的所述鄰近存儲器單元隔離。
20.根據權利要求16所述的存儲器單元，其中所述具有可變電阻率的材料與沿所述第一導體的方向的鄰近存儲器單元及沿所述第二導體的方向的鄰近存儲器單元隔離。
21.根據權利要求20所述的存儲器單元，其中所述二極體與沿所述第一導體的所述方向的所述鄰近存儲器單元及沿所述第二導體的所述方向的所述鄰近存儲器單元隔離。
22.—種存儲器裝置，其包含存儲器單元陣列；多個存取線；及多個數據線；其中所述存儲器單元中的至少一者形成於所述多個存取線中的相關聯存取線與所述多個數據線中的相關聯數據線的相交點處，所述至少一個存儲器單元包含電阻元件，其耦合於所述相關聯存取線與所述相關聯數據線之間；及二極體，其在所述相關聯數據線與所述電阻元件之間與所述電阻元件串聯耦合；其中所述二極體包含在矽材料上的介於釕材料與所述矽材料之間的界面，所述界面選自由所述矽材料上的釕界面及所述矽材料上的矽化釕界面組成的群組；且其中所述矽材料在所述界面與所述電阻元件之間。
23.根據權利要求22所述的存儲器裝置，其中所述至少一個存儲器單元的所述電阻元件包含具有可變電阻率的材料，其中所述具有可變電阻率的材料與沿所述相關聯數據線的方向的鄰近存儲器單元及沿所述相關聯存取線的方向的鄰近存儲器單元接觸。
24.根據權利要求23所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極體與沿所述相關聯數據線的所述方向的所述鄰近存儲器單元接觸，但不與沿所述相關聯存取線的所述方向的所述鄰近存儲器單元接觸。
25.根據權利要求23所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極體與沿所述相關聯數據線的所述方向的所述鄰近存儲器單元及沿所述相關聯存取線的所述方向的所述鄰近存儲器單元隔離。
26.根據權利要求22所述的存儲器裝置，其中所述至少一個存儲器單元的所述電阻元件包含具有可變電阻率的材料，其中所述至少一個存儲器單元的所述具有可變電阻率的材料與沿所述相關聯數據線的方向的鄰近存儲器單元及沿所述相關聯存取線的方向的鄰近存儲器單元隔離，且其中所述二極體與沿所述相關聯數據線的所述方向的所述鄰近存儲器單元及沿所述相關聯存取線的所述方向的所述鄰近存儲器單元隔離。
27.一種存儲器裝置，其包含存儲器單元陣列；多個存取線；及多個數據線；其中所述存儲器單元中的至少一者形成於所述多個存取線中的相關聯存取線與所述多個數據線中的相關聯數據線的相交點處，所述至少一個存儲器單元包含電阻元件，其耦合於所述相關聯存取線與所述相關聯數據線之間；及二極體，其在所述電阻元件與所述相關聯存取線之間與所述電阻元件串聯耦合；其中所述二極體包含在矽材料上的介於釕材料與所述矽材料之間的界面，所述界面選自由所述矽材料上的釕界面及所述矽材料上的矽化釕界面組成的群組；且其中所述矽材料在所述界面與所述相關聯存取線之間。
28.根據權利要求27所述的存儲器裝置，其中所述至少一個存儲器單元的所述電阻元件包含具有可變電阻率的材料，其中所述至少一個存儲器單元的所述具有可變電阻率的材料與沿所述相關聯數據線的方向的鄰近存儲器單元及沿所述相關聯存取線的方向的鄰近存儲器單元接觸。
29.根據權利要求28所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極體與沿所述相關聯存取線的所述方向的所述鄰近存儲器單元接觸，但不與沿所述相關聯數據線的所述方向的所述鄰近存儲器單元接觸。
30.根據權利要求28所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極體與沿所述相關聯數據線的所述方向的所述鄰近存儲器單元及沿所述相關聯存取線的所述方向的所述鄰近存儲器單元隔離。
31.根據權利要求27所述的存儲器裝置，其中所述至少一個存儲器單元的所述電阻元件包含具有可變電阻率的材料，其中所述至少一個存儲器單元的所述具有可變電阻率的材料與沿所述相關聯數據線的方向的鄰近存儲器單元及沿所述相關聯存取線的方向的鄰近存儲器單元隔離。
32.根據權利要求31所述的存儲器裝置，其中所述至少一個存儲器單元的所述二極體與沿所述相關聯數據線的所述方向的所述鄰近存儲器單元及沿所述相關聯存取線的所述方向的所述鄰近存儲器單元隔離。
全文摘要
本發明涉及利用包括串聯耦合於兩個導體之間的電阻元件及二極體的存儲器單元的存儲器裝置。所述二極體包括釕材料及矽材料。所述二極體進一步包括在所述矽材料上的釕或矽化釕的界面。矽化釕界面可為多晶矽化釕。
文檔編號H01L21/8247GK103003942SQ201180034046
公開日2013年3月27日 申請日期2011年6月30日 優先權日2010年7月9日
發明者尼馬爾·拉馬斯瓦米, 柯爾克·D·普拉爾 申請人:美光科技公司