溝槽隔離結構的製造方法與流程

2023-11-11 04:24:07 1

本發明有關於半導體工藝，特別有關於一種具有較好高度均勻性(heightuniformity)的溝槽隔離結構的製造方法。

背景技術：

半導體裝置的隔離結構一般用來將主動區內的半導體元件例如電晶體、電阻器和電容器與位於相同的半導體基底上的相鄰主動區內的半導體元件分隔開來。

目前，常用的隔離結構包含溝槽隔離結構，其中相鄰的主動區通過在垂直形成於半導體基底內的溝槽中填入的隔離介電質(isolationdielectric)互相電性隔離，隔離介電質通常由二氧化矽(sio2)製成。溝槽依據隔離區所需的圖案形成於基底內，接著形成隔離介電質填入溝槽，以形成溝槽隔離結構。然而，溝槽隔離結構的高度(或厚度)均勻性通常不佳。

技術實現要素：

為了解決上述的缺點和不足，本發明的目的在於提供一種溝槽隔離結構的製造方法。

為達到上述目的，本發明提供了一種溝槽隔離結構的製造方法，包括：

提供基底；

在該基底上形成圖案化遮罩層；

利用該圖案化遮罩層對該基底實施第一蝕刻步驟，以在該基底中形成溝槽；

在該溝槽中與該圖案化遮罩層上形成介電材料，其中在該圖案化遮罩層上的該介電材料具有第一高度；

實施回蝕刻步驟，使在該圖案化遮罩層上的該介電材料由該第一高度縮減為第二高度；以及

實施平坦化工藝，以去除該圖案化遮罩層上的該介電材料，其中該平坦化工藝使用研磨墊，並且在該研磨墊的中心部分施加第一壓力，在該研磨墊的邊緣部分施加第 二壓力，其中該第二壓力大於該第一壓力。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該第一蝕刻步驟包括頂角圓化工藝，使該溝槽的側壁與該基底的頂面之間形成圓角。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該方法更包括在形成該溝槽之後及在形成該介電材料之前，對該圖案化遮罩層實施後撤工藝，使該圖案化遮罩層開口的寬度大於該溝槽的寬度。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該方法更包括在實施該後撤工藝之後及在形成該介電材料之前，在該溝槽的側壁及底部形成氧化物襯層的操作。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該方法更包括對該氧化物襯層實施退火工藝。

根據本發明所述的溝槽隔離結構的製造方法，優選地，形成該介電材料的步驟包括實施高密度電漿化學氣相沉積工藝。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該回蝕刻步驟包括濺射回蝕刻工藝。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該第二高度與該第一高度的差距為0.2μm-0.3μm。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該方法更包括在實施該平坦化工藝之前，對該圖案化遮罩層上的該介電材料實施第二蝕刻步驟。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該第二蝕刻步驟包括幹蝕刻工藝，且該幹蝕刻工藝對該圖案化遮罩層和對該介電材料的蝕刻選擇比為1:20-1:25。

根據本發明所述的溝槽隔離結構的製造方法，優選地，在該第二蝕刻步驟之後，在該圖案化遮罩層上的該介電材料具有第三高度，其中該第三高度為該第二高度的2％-3.5％。

根據本發明所述的溝槽隔離結構的製造方法，優選地，沿著該研磨墊邊緣朝向中心點的方向延伸的該研磨墊的該邊緣部分的寬度為該研磨墊半徑的35％-50％。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該第二壓力與該第一壓力的差距為30psi-40psi。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該圖案化遮罩層包括墊氧化層和氮化矽層，其中該氮化矽層位於該墊氧化層上方。

根據本發明所述的溝槽隔離結構的製造方法，優選地，該溝槽的深寬比介於0.375至0.5之間。

本發明的一些實施例提供了溝槽隔離結構的製造方法，包括：提供基底；在基底上形成圖案化遮罩層；利用圖案化遮罩層對基底實施第一蝕刻步驟，以在基底中形成溝槽；在溝槽中與圖案化遮罩層上形成介電材料，其中在圖案化遮罩層上的介電材料具有第一高度；實施回蝕刻步驟，使在圖案化遮罩層上的介電材料由第一高度縮減為第二高度；以及實施平坦化工藝，以去除圖案化遮罩層上的介電材料，其中平坦化工藝使用研磨墊，並且在研磨墊的中心部分施加第一壓力，在研磨墊的邊緣部分施加第二壓力，其中第二壓力大於第一壓力。

附圖說明

圖1a-1k為依據本發明的一些實施例形成溝槽隔離結構的製造方法在各階段的剖面示意圖。

圖2為依據本發明的一些實施例的平坦化工藝中使用的研磨墊的立體圖。

主要附圖標號說明：

100溝槽隔離結構；

101基底；

101a溝槽；

101b圓角；

102、112墊氧化層；

103、113氮化矽層；

104遮罩層；

105圖案化光阻；

106氧化物襯層；

107、107a1、107b1介電材料；

107b2突起部分；

110、120、140蝕刻步驟；

114圖案化遮罩層；

130回蝕刻步驟；

150平坦化工藝；

200研磨墊；

200a中心部分；

200b邊緣部分；

c中心點；

d1深度；

e邊緣；

h1、h2、h3、h1、h2、h3高度；

p1第一壓力；

p2第二壓力；

r、r1、r2半徑；

w1頂部寬度；

w2寬度。

具體實施方式

為了對本發明的技術特徵、目的和有益效果有更加清楚的理解，現結合以下具體實施例及說明書附圖對本發明的技術方案進行以下詳細說明，然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅用於說明以特定方法製作及使用本發明，並非用以局限本發明的範圍。再者，在本發明實施例的圖式及說明內容中使用相同的標號來表示相同或相似的部件。

請參照圖1a-1k，其顯示出依據本發明的一些實施例形成溝槽隔離結構100的製造方法在各階段的剖面示意圖。在圖1a中，提供基底101，並通過沉積工藝(例如，物理氣相沉積工藝、化學氣相沉積工藝或其他合適的工藝)在基底101上形成遮罩層104。在一些實施例中，基底101可為單晶矽基底、磊晶矽基底、矽鍺基底、化合物半導體基底或其他合適的基底。在一些實施例中，遮罩層104包含墊氧化層(padoxidelayer)102和氮化矽層103，且氮化矽層103位於墊氧化層102上方。在一些實施例中，氮化矽層103可以由氮氧化矽或類似的材料來取代。

請參照圖1b-1c，通過微影圖案化工藝，其包含光阻塗布(例如，旋轉塗布(spincoating))、軟烤、光罩對準、曝光、曝光後烤、光阻顯影、清洗及乾燥(例如，硬烤)、 其他合適的圖案化工藝或其組合，在遮罩層104上形成圖案化光阻105，如圖1b所示，圖案化光阻105具有開口105a露出遮罩層104。利用圖案化光阻105對遮罩層104實施蝕刻步驟(例如包含幹蝕刻工藝、溼蝕刻工藝、電漿蝕刻工藝、反應性離子蝕刻工藝或其他合適的工藝)110，以在基底101上形成圖案化遮罩層114(包含蝕刻後的墊氧化層112與氮化矽層113)，如圖1c所示，圖案化遮罩層114具有開口104a露出基底101。

請參照圖1c-1d，利用圖案化遮罩層114為蝕刻罩幕對基底101實施蝕刻步驟120，以在開口104a下方的基底101中形成溝槽101a，溝槽101a具有頂部寬度w1及深度d1，形成溝槽101a之後，移除圖案化光阻105。在一些實施例中，深度d1約為0.8微米(μm)，但並不限定於此，可根據設計需要調整溝槽101a的深度。在本實施例中，蝕刻步驟120除了包含例如幹蝕刻工藝、溼蝕刻工藝、電漿蝕刻工藝、反應性離子蝕刻工藝或其他合適的蝕刻工藝之外，更包含頂角圓化(topcornerrounding，tcr)工藝，使溝槽101a的側壁與基底101的頂面之間形成圓角101b。

如圖1d所示，通過頂角圓化工藝使溝槽101a的頂角形成圓角101b，可避免溝槽101a的頂部角落過於尖銳，進而避免後續形成於溝槽101a附近的元件於操作時產生漏電流，因此，溝槽101a的頂角圓化工藝可提升元件的可靠度。再者，由於圓角101b向外突出，使溝槽101a的整體平均寬度小於頂部寬度w1，因此可提高溝槽101a的深寬比(aspectratio)。在一些實施例中，溝槽101a具有深寬比介於0.375至0.5之間。

請參照圖1d-1e，對圖案化遮罩層114實施後撤(pullback)工藝，以擴大圖案化遮罩層114的開口104a的寬度，如圖1e所示，在後撤工藝之後，圖案化遮罩層114的開口104a的寬度w2大於溝槽101a的頂部寬度w1。在一些實施例中，後撤工藝為等向性蝕刻工藝(例如，溼蝕刻工藝)，因此在擴大開口104a的寬度的同時，亦會削減圖案化遮罩層114的厚度。通過實施後撤工藝，可使開口104a擴大而有利於後續填充介電材料於溝槽101a中，進而降低後續填充溝槽101a的困難度。

在圖1f中，透過氧化工藝(例如，熱氧化法、自由基氧化法或其他合適的工藝)在溝槽101a的側壁及底部位置形成氧化物襯層106於基底101中，並對氧化物襯層106實施退火工藝，以增加氧化物襯層106的緻密度。在一些實施例中，退火工藝可為快速熱退火(rapidthermalannealing，rta)工藝。

在圖1g中，通過沉積工藝(例如，物理氣相沉積工藝、化學氣相沉積工藝或其他合適的工藝)在溝槽101a中與圖案化遮罩層114上形成介電材料107(包含溝槽101a中的介電材料107a1與圖案化遮罩層114上的介電材料107b1)，介電材料107a1具有高度h1，介電材料107b1具有高度h1。在一些實施例中，此沉積工藝可為高密度電漿化學氣相沉積工藝(highdensityplasmachemicalvapordeposition，hdpcvd)。在一些實施例中，高度h1等於高度h1。在一些實施例中，高度h1約為1.4微米(μm)。在一些實施例中，介電材料107的材質可包含氧化物、氮化物、碳化物、其他合適的材料或前述的組合。

請參照圖1g-1h，實施回蝕刻步驟130，使溝槽101a中的介電材料107a1由高度h1縮減為高度h2，使圖案化遮罩層114上的介電材料107b1由高度h1縮減為高度h2，如圖1h所示。在一些實施例中，回蝕刻步驟130包含濺射回蝕刻(sputteretchback)工藝，其利用氬(ar)進行離子轟擊，為一種非等向性蝕刻工藝。在一些實施例中，高度h1與高度h2的差距約為0.2微米(μm)-0.3微米(μm)。

如圖1g-1h所示，通過包含濺射回蝕刻工藝的回蝕刻步驟130，能夠有效縮減圖案化遮罩層114上的介電材料107b1的突起部分107b2的高度，進而有利於後續移除介電材料107b1。

請參照圖1h-1i，在回蝕刻步驟130之後，對圖案化遮罩層114上的介電材料107b1實施蝕刻步驟140。蝕刻步驟140為對介電材料107b1具有選擇性的蝕刻步驟，且蝕刻步驟140可以是幹蝕刻工藝，其利用蝕刻氣體例如八氟環丁烷(c4f8)和氬(ar)進行蝕刻，且此幹蝕刻工藝對圖案化遮罩層114和對介電材料107b1的蝕刻選擇比約為1:20-1:25。在蝕刻步驟140之後，介電材料107b1由高度h2縮減為高度h3，如圖1i所示，且高度h3為高度h2的2％-3.5％。在一些實施例中，在蝕刻步驟140之後，介電材料107b1和介電材料107a1的頂表面齊平。

由於蝕刻步驟140使用的幹蝕刻工藝相較於本領域常規的幹蝕刻工藝(本領域常規的幹蝕刻工藝對圖案化遮罩層和對介電材料的蝕刻選擇比約為1:7-1:8)對介電材料具有更高蝕刻選擇比(etchselectivityratio)，亦即幹蝕刻工藝對介電材料107b1的蝕刻速率遠大於對圖案化遮罩層114的蝕刻速率，因此，蝕刻步驟140較不會對圖案化遮罩層114造成損害，進而避免造成圖案化遮罩層114的氮化矽層113的表面不均勻。

如圖1g-1i所示，通過回蝕刻步驟130和隨後的蝕刻步驟140的搭配，能夠有效 地縮減圖案化遮罩層114上的介電材料107b1的高度，使介電材料107b1的頂表面較接近溝槽101a中的介電材料107a1的頂表面，且不會對圖案化遮罩層114造成損害。

請參照圖1i-1j，實施平坦化工藝150，以去除圖案化遮罩層114上的介電材料107b1，並將溝槽101a中的介電材料107a1由高度h2縮減為高度h3，如圖1j所示，使圖案化遮罩層114的頂表面和介電材料107a1的頂表面齊平。在本實施例中，平坦化工藝150可為化學機械研磨(chemicalmechanicalpolishing，cmp)工藝，如圖2所示，其為本發明的一些實施例的平坦化工藝中使用的研磨墊200的立體圖，平坦化工藝150使用研磨墊200，並且在研磨墊200的中心部分200a施加第一壓力p1，在研磨墊200的邊緣部分200b施加第二壓力p2，且第二壓力p2大於第一壓力p1。在一些實施例中，沿著從研磨墊200的邊緣e朝向中心點c的方向，研磨墊200的邊緣部分200b的寬度r2與研磨墊200的中心部分200a的寬度r1之比例r2:r1約為1:1-7:13，即寬度r2為研磨墊200的半徑r的35％-50％。在一些實施例中，第二壓力p2與第一壓力p1的差距為30psi-40psi。

通過在研磨墊200的邊緣部分200b施加的第二壓力p2大於在研磨墊200的中心部分200a施加的第一壓力p1，加強對研磨墊邊緣部分的壓力控制(edgeimpresscontrol)，進而解決本領域常規化學機械研磨工藝中研磨墊的邊緣部分研磨率較差的問題，使圖1j中的圖案化遮罩層114的頂表面和介電材料107a1的頂表面齊平且具有較好的表面高度(或厚度)均勻性。

由於在實施平坦化工藝150之前，已實施回蝕刻步驟130和蝕刻步驟140以移除部分在圖案化遮罩層114上的介電材料107b1和部分高於圖案化遮罩層114的頂表面的介電材料107a1，因此，回蝕刻步驟130和蝕刻步驟140可減輕平坦化工藝150移除上述介電材料107a1和107b1的工藝負荷(processloading)。

在實施平坦化工藝150之後，對圖1j中位於溝槽101a中的介電材料107a1和圖案化遮罩層114包含的氮化矽層113進行高度(或厚度)的多點測量，其中對介電材料107a1的高度測量是指從介電材料107a1的表面至溝槽101a底部位置的介電材料107a1的垂直高度h3，此高度也稱作溝槽階梯高度(trenchstepheight)。在本實施例中，通過回蝕刻步驟130、蝕刻步驟140和包含對研磨墊邊緣部分加強壓力控制的平坦化工藝150的搭配，實驗數據顯示超過介電材料107a1的平均高度三個標準差以外的測量樣本數約佔整體測量樣本數的5％，超過氮化矽層113的平均高度三個標準差以外的測 量樣本數約佔整體測量樣本數的20.1％。在比較例中，形成溝槽隔離結構的製造方法中不包含實施例中的回蝕刻步驟130，且使用本領域公知的的平坦化工藝(亦即施加於研磨墊中心與研磨墊邊緣的壓力一致)，實驗數據顯示超過介電材料107a1的平均高度三個標準差以外的測量樣本數約佔整體測量樣本數的10.1％，超過圖案化遮罩層的氮化矽層的平均高度三個標準差以外的測量樣本數約佔整體測量樣本數的38.7％。

由本實施例和比較例可得知，通過回蝕刻步驟130、蝕刻步驟140和包含對研磨墊邊緣部分加強壓力控制的平坦化工藝150的搭配，可降低超過溝槽101a內的介電材料107a1的平均高度三個標準差以外的測量樣本數和超過圖案化遮罩層114的氮化矽層113的平均高度三個標準差以外的測量樣本數佔整體測量樣本數的比例，亦即在本實施例中，在測量範圍內任一點的溝槽101a內的介電材料107a1的高度較接近其平均高度，在測量範圍內任一點的氮化矽層113的高度較接近其平均高度。也就是說，溝槽101a內的介電材料107a1的溝槽階梯高度和圖案化遮罩層114包含的氮化矽層113的厚度具有較好的均勻性。

請參照圖1j-1k，移除圖案化遮罩層114，以完成溝槽隔離結構100。在一些實施例中，利用溼蝕刻工藝移除圖案化遮罩層114。在一些實施例中，溼蝕刻工藝是利用磷酸溶液先後移除圖案化遮罩層114的氮化矽層113與墊氧化層112。在一些其他實施例中，溼蝕刻工藝可先利用磷酸溶液移除圖案化遮罩層114的氮化矽層113，再利用稀氫氟酸溶液移除圖案化遮罩層114的墊氧化層112。在一些實施例中，溝槽隔離結構100為中等深度的溝槽隔離(middletrenchisolation，mti)結構，但並不限定於此，可根據設計需要調整溝槽101a的深度以形成其他類型的溝槽隔離結構。

在本領域常規的技術中，在形成溝槽隔離結構之後，包含在主動區與溝槽隔離結構上方順應性形成多晶矽層和透過蝕刻工藝去除溝槽隔離結構上方的多晶矽層的步驟，由於本領域常規的的溝槽隔離結構的頂表面較不平坦，因此在蝕刻工藝後會有多晶矽層殘留在溝槽隔離結構的頂表面上，進而損害溝槽隔離結構的隔離功能。

由於利用本發明揭示的實施例製造的溝槽隔離結構100的介電材料107a1具有較好的高度(或厚度)均勻性，因此，溝槽隔離結構100的頂表面較為平坦，進而可避免後續形成於溝槽隔離結構100兩側的主動區元件(未顯示)在蝕刻工藝中殘留在溝槽隔離結構100的頂表面上而損害溝槽隔離結構100的隔離功能，進而提升元件的可靠性和元件的良率(合格率)。

根據本發明的一些實施例，通過頂角圓化工藝使溝槽頂角形成圓角，可避免元件於操作時產生漏電流，因此，溝槽的頂角圓化工藝可提升元件的可靠度，且由於溝槽頂部的圓角向外突出，使溝槽的整體平均寬度小於溝槽的頂部寬度，因此可提高溝槽的深寬比。

此外，通過回蝕刻步驟，能夠有效縮減圖案化遮罩層上的介電材料的突起部分的高度，進而有利於後續對介電材料的移除步驟。

再者，通過在研磨墊的邊緣部分施加的第二壓力大於在研磨墊的中心部分施加的第一壓力，可解決本領域常規化學機械研磨工藝中研磨墊的邊緣部分研磨率較差的問題，使圖案化遮罩層的頂表面和介電材料的頂表面齊平且具有較好的表面高度(或厚度)均勻性。

再者，通過回蝕刻步驟和隨後的蝕刻步驟的實施，可減輕平坦化工藝的工藝負荷，並且使得溝槽內介電材料的溝槽階梯高度和圖案化遮罩層包含的氮化矽層具有較好的高度(或厚度)均勻性。

本發明實施例的溝槽隔離結構的製造方法可應用於金屬氧化物半導體場效電晶體(metaloxidesemiconductorfieldeffecttransistor，mosfet)元件和液晶顯示器(liquidcrystaldisplay，lcd)的驅動晶片。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中技術人員，在不脫離本發明的精神和範圍內，當可更動與組合上述各種實施例。