疊層陶瓷電子器件、集合電子器件和疊層陶瓷電子器件的製造方法
2023-11-10 20:22:52
專利名稱：疊層陶瓷電子器件、集合電子器件和疊層陶瓷電子器件的製造方法
技術領域：
本發明涉及一種疊層陶瓷電子器件及其製造方法，以及在獲得疊層陶瓷電子器件工序過程中獲得的集合電子器件，尤其是涉及具備覆蓋層(cover)的疊層陶瓷電子器件中將覆蓋層裝配在電子器件主體上的結構改良。
現有技術作為本發明感興趣的疊層陶瓷電子器件的形態如
圖14或圖15所示。
圖14所示疊層陶瓷電子器件1具備電子器件主體2，在電子器件主體2的側面形成外部端子電極3。電子器件主體2具有疊層多個陶瓷層的結構，另外，在其內部形成作為內部電路用導體的導體膜或通孔導體，對其省略圖示。
疊層陶瓷電子器件1被安裝在布線襯底4上時，外部端子電極3通過焊錫6與形成於布線襯底4上的連接焊盤5相連接。此時，由於在電子器件主體2的側面上形成外部端子電極3，所以焊錫6形成焊錫角焊縫(fillet)。
圖15所示的疊層陶瓷電子器件11具備電子器件主體12，在朝向該電子器件主體12下方的主面13上形成外部端子電極14。電子器件主體12具備疊層多個陶瓷層15的結構，另外，在其內部形成作為內部電路用導體的內部電路用導體膜16和內部電路用通孔導體17。
因為外部端子電極14被稱為LGA(land·grid·array)型，所以當將該疊層陶瓷電子器件11安裝在布線襯底4上時，將外部端子電極14配置成與布線襯底4上的連接焊盤5相對，外部端子電極14和連接焊盤5通過焊錫18連接。在焊錫18的焊接中，在連接焊盤5上印刷膏狀焊錫，接著，在布線襯底4上配置疊層陶瓷電子器件11，使膏狀焊錫回流。
根據圖15所示的具備LGA類型的外部端子電極14的疊層陶瓷電子器件11，與圖14所示的電子器件主體2的側面上形成外部端子電極3的疊層陶瓷電子器件1的情況不同，由於焊錫18不形成焊錫角焊縫，所以疊層陶瓷電子器件11本身具有的平面尺寸為安裝所需的平面尺寸。因此，可減小安裝所需的平面尺寸，可進行更高密度的安裝。
在這種疊層陶瓷電子器件1或11中，對於不可內置於電子器件主體2或12內的、例如電感、電容、電阻、電晶體、二極體或IC等電子器件，被搭載於朝向電子器件主體2或12上方的主面上。雖然在圖14中，省略了該搭載器件的圖示，但在圖15中，圖示了在朝向電子器件主體12上方主面19上的幾個搭載器件20。
當搭載這種搭載器件20時，以可將疊層陶瓷電子器件1或11進行表面安裝狀態等為目的，分別在電子器件主體2和12上接合圖14和圖15每一個中用虛線表示的覆蓋層7和21。覆蓋層7和21不是器具形，分別以朝向電子器件主體2和12側的狀態配置其開口。
發明所解決的問題在圖14所示的疊層陶瓷電子器件1的情況下，覆蓋層7由金屬構成時，若用焊接等接合在任一外部端子電極3上，則可固定在電子器件主體2上。
相反，在圖15所示的疊層陶瓷電子器件11的情況下，因為在電子器件主體12的側面上不形成外部端子電極，所以與上述疊層陶瓷電子器件1的情況不同，可簡單裝置覆蓋層21。
例如，若利用朝向電子器件主體12下方的外部端子電極14來裝配覆蓋層21，則疊層陶瓷電子器件11的平面尺寸與電子器件主體12的平面尺寸相比，僅覆蓋層21的厚度和對外部端子電極14的接合部分的尺寸變大，妨礙疊層陶瓷電子器件11的小型化。
另外，如圖16所示，有如下焊接方法在朝向電子器件主體12上方的主面19上形成接合用電極22，與接合用電極22相對地向內側彎曲規定覆蓋層21開口的端緣部23，通過焊錫24將該端緣部23焊接在接合用電極22上。
但是，在採用上述方法時，因為僅接合用電極22的面積中電子器件主體12主面19上的搭載器件20用的安裝面積變小，所以為了確保該安裝面積達到一定程度以上，必須使疊層陶瓷電子器件11一定程度大型化。
另外，在覆蓋層21由金屬構成時，由於加工上的問題，不能那樣減小彎曲的端緣部23的面積，另外，由於確保接合用電極22與端緣部23之間必要的接合強度，也不能那樣減小接合用電極22和端緣部23的面積。因而，接合用電極22和端緣部23的面積與電子器件主體12的平面尺寸大小無關，必須在一定程度以上，電子器件主體22的平面尺寸越小，則制約上述搭載器件20用安裝面積的問題越顯著。
另一方面，還提議圖17中所示電極來作為形成於疊層陶瓷電子器件中具備的電子器件主體側面上的電極。圖17中，放大疊層陶瓷電子器件25中具備的電子器件主體26的一部分，並用斜視圖表示。在電子器件主體26的側面27中形成上下貫通的切口28，形成電極29來覆蓋該切口的內表面。
例如通過如下方法來形成上述電極29。
在該方法中，基本上在製作用於取出多個電子器件主體26的集合電子器件方面，沿規定分割線來分割該集合電子器件，由此取出多個電子器件主體26。
具體而言，製作具有疊層多個陶瓷層結構的集合電子器件。在該集合電子器件中，在燒結前或燒結後任一階段中設置應形成切口28的貫通孔。另外，在貫通孔的內表面上施加應形成電極29的導體。作為該導體，典型地使用導電性膠。當施加導電性膠時，通常將導電性膠施加到貫通孔兩端的開口周圍。
接著，在燒結後的階段中，沿通過貫通孔的分割線分割集合電子器件。由該分割而出現的面為側面27。分割貫通孔成為切口28，施加在貫通孔內表面上的導體也被分割，成為電極29。
但是，上述方法存在以下問題。
當分割集合電子器件時，通常適用所謂的巧克力式間斷，但在分割時，不能適當分割導體。結果，有時存在於分割後一方的電子器件主體26的切口28內的電極29的一部分進入另一方電子器件主體26的切口28內的電極29側，在極端的情況下，在一方的電子器件主體26的切口28內形成電極29。
為了解決該問題，雖然需要儘可能在貫通孔的內表面中薄且均勻地施加導體，但這樣薄且均勻施加導體比較困難。
代替上述方法，在每個構成生的集合電子器件的多個陶瓷生片中，在疊層它們前的階段中設置貫通孔，並在其內表面上施加導體。在該情況下，設置貫通孔，在其內表面內施加導體後，疊層多個陶瓷生片，在疊層方向施壓，從而得到生的集合電子器件，繞結該生的集合電子器件。
但是，在適用該方法的情況下，因為分割集合電子器件後得到多個電子器件主體26，所以遇到與上述方法的情況相同的問題。另外，在該方法中，因為疊層設置貫通孔的陶瓷生片並施壓，所以遇到如下問題在施壓工序中，由於施加的熱和壓力，各陶瓷生片中設置的孔非期望地變形，或在疊層工序中，產生貫通孔相互的位置偏移。
因此，本發明的目的在於提供一種解決上述現有技術中能遇到的問題的、具有覆蓋層的疊層陶瓷電子器件及其製造方法。
本發明的其它目的在於提供一種在用於得到上述疊層陶瓷電子器件的工序途中獲得的集合電子器件。
解決問題的手段為了解決上述技術問題，本發明的疊層陶瓷電子器件的特徵在於具備如下結構。
本發明的疊層陶瓷電子器件具備電子器件主體，該主體具有疊層多個陶瓷層的結構，並具有彼此相對的第一和第二主面及連接第一和第二主面間的側面。
在上述電子器件主體的側面上設置從第一主面延伸到第二主面的切口，在該切口內表面的一部分中形成分割接合用通孔導體所得到的接合用電極。
在電子器件主體的第一主面上安裝搭載器件。
以朝向電子器件主體側的狀態配置器具狀覆蓋層的開口，以覆蓋搭載器件，在該覆蓋層中設置位於切口內的腳部，通過腳部接合在接合用電極上，將覆蓋層固定在電子器件主體上。
另外，將該疊層陶瓷電子器件連接在布線襯底上的外部端子電極形成於電子器件主體的第二主面上。
在這種疊層陶瓷電子器件中，最好覆蓋層由金屬構成，該覆蓋層的腳部和接合用電極由焊錫或導電性粘接劑接合。
在上述情況下，接合用電極最好與位於電子器件主體內部的接地電極電連接。
另外，本發明還涉及在獲得多個疊層陶瓷電子器件用的工序途中所獲得的集合電子器件。
該集合電子器件的特徵在於具備如下結構具有疊層多個陶瓷層的結構，且具有彼此相同相對的第一和第二主面，通過沿規定的分割線在與主面垂直的方向上進行分割，取出上述多個疊層陶瓷電子器件中具備的電子器件主體。
即，特徵在於在設置上述接合用通孔導體以跨躍分割線的同時，設置貫通第一和第二主面間的貫通孔，以分割該接合用勇孔導體，具有由該貫通孔分割的接合用通孔導體的各分割部分，提供上述接合用電極。
本發明還涉及上述疊層陶瓷電子器件的製造方法。
該疊層陶瓷電子器件的製造方法的特徵在於，具備如下工序製造生的集合電子器件的工序，該器件具有疊層多個陶瓷生片的結構，並設置由上述接合用電極構成的接合用通孔導體；在分割生的集合電子器件的接合用通孔導體的位置上形成貫通生的集合電子器件彼此相對的第一和第二主面間的貫通孔，從而將接合用通孔導體露出在貫通孔內表面的一部分上的工序；燒結生的集合電子器件的工序；沿通過貫通孔的分割線分割集合電子器件，由此，取出在分割貫通孔而形成的切口內表面的一部分中形成分割接合用通孔導體而獲得的接合用電極的多個電子器件主體的工序；在電子器件主體的第一主面上安裝搭載器件的工序；以朝向電子器件主體側的狀態配置上述覆蓋層的開口，以覆蓋搭載器件，且在使腳部位於切口內的同時，通過將腳部接合在接合用電極上，將覆蓋層固定在電子器件主體上的工序；和在提供集合電子器件第二主面的陶瓷生片的一方主面上或集合電子器件的第二主面上形成外部端子電極的工序。
最好是，在製造生的集合電子器件時，實施以下工序，即準備多個陶瓷生片的工序；在特定的陶瓷生片中設置定位接合用通孔導體用的通孔的工序；在通孔內形成接合用通孔導體的工序；在特定的陶瓷生片上形成內部電路用導體膜的工序；和疊層多個陶瓷生片的工序。
在上述通孔內形成接合用通孔導體的工序中，最好形成接合用通孔導體來填充該通孔。
另外，在設置定位接合用通孔導體用的通孔的工序中，同時設置定位內部電路用通孔導體用的通孔。
另外，最好對處於集合電子器件狀態的電子器件主體來實施安裝搭載器件的工序。
另外，最好對分割後的電子器件主體來實施將覆蓋層固定在電子器件主體內的工序。
附圖的簡要描述圖1是表示為了製造本發明一實施例的疊層陶瓷電子器件31而準備的陶瓷生片32的斜視圖。
圖2是表示在圖1所示陶瓷生片32中形成接合用通孔導體36等的狀態的斜視圖。
圖3是表示疊層圖2所示陶瓷生片32所得的生的集合電子器件42的斜視圖。
圖4是表示在圖3所示生的集合電子器件42中設置貫通孔45的狀態的斜視圖。
圖5是放大表示圖4所示生的集合電子器件42一部分的平面圖。
圖6是從第二主面44側表示分割圖4所示集合電子器件42所得電子器件主體48的斜視圖。
圖7是從第一主面43側表示圖6所示電子器件主體48的斜視圖。
圖8是表示在圖6和圖7所示電子器件主體48中裝配覆蓋層51所得疊層陶瓷電子器件31的斜視圖。
圖9是表示圖8所示疊層陶瓷電子器件31的主視圖。
圖10是為了說明本發明的其它實施例的圖，是表示集合電子器件42中設置接合用通孔導體36和貫通孔45的部分的平面圖。
圖11是為了說明本發明再一實施例的圖，是表示相當於圖10部分的平面圖。
圖12是為了說明本發明再一實施例的圖，是表示相當於處於圖3所示階段的階段中的生的集合電子器件42的一部分的平面圖。
圖13是表示在圖12所示生的集合電子器件42中設置貫通孔45的狀態的平面圖。
圖14是表示本發明感興趣的現有疊層陶瓷電子器件1的安裝狀態的正面圖。
圖15是表示本發明感興趣的現有的其它疊層陶瓷電子器件11的安裝狀態的正面圖。
圖16是說明圖15所示疊層陶瓷電子器件11中覆蓋層21的裝配狀態的圖示剖面圖。
圖17是為了說明本發明感興趣的現有技術的圖，是表示疊層陶瓷電子器件25中形成電極29的部分的斜視圖。
發明實施例圖1至圖9說明本發明的一實施例。圖8和圖9中表示疊層陶瓷電子器件31，為了得到該疊層陶瓷電子器件31，依次實施分別參照圖1至圖7說明的工序。下面說明疊層陶瓷電子器件31的製造方法。
首先，準備圖1所示包含陶瓷生片32的多個陶瓷生片。在圖1以及後面的圖2至圖4中，用點劃線表示在後集合電子器件的分割工序中應分割的分割線33的位置。
在陶瓷生片32中，在分割線33上設置定位後述接合用通孔導體的通孔34，另外，設置定位內部電路用通孔導體的通孔35。
接著，如圖2所示，通過在通孔34和35中填充例如導電性膠，在通孔34內形成接合用通孔導體36，另外，在通孔35內形成內部電路用通孔導體37。
在陶瓷生片32上用例如導電性膠形成內部電路用導體膜38。在該工序中，由導電性膠形成後述圖3所示外部端子電極39和圖7所示連接焊盤40。圖5中圖示作為內部電路用導體膜38一實例的接地電極41的一部分。接地電極41也在內部電路用導體膜38的形成工序中形成。該接地電極41連接在接合用通孔導體36上。
使用例如Ag、Ag/Pd、Ag/Pt、Cu或CuO為主要成分的材料來作為形成上述接合用通孔導體36、內部電路用通孔導體37、內部電路用導體膜38、外部端子電極39、連接焊盤40和接地電極41用的導電性膠中所含導電成分。
通過疊層多個陶瓷生片32，向疊層方向加壓，得到圖3所示生的集合電子器件42。生的集合電子器件42具有彼此相對的第一和第二主面43和44。圖3中，從形成外部端子電極39的第二主面44側圖示生的集合電子器件42。雖然圖3中未圖示，但在第一主面43上形成圖7所示連接焊盤40。
在圖示實施例中，在生的集合電子器件42中具備的所有多個陶瓷生片32中形成接合用通孔導體36，在生的集合電子器件42的厚度方向上連接這些接合用通孔導體36，以從第一主面43貫通到第二主面44的狀態來進行設置。
接合用通孔導體36也可與圖示實施例不同，僅形成於生的集合電子器件42厚度方向的一部分上。
不用說，圖2所示內部電路用通孔導體37和內部電路用導體膜38的形成形態只是一實例。因而，內部電路用通孔導體37和內部電路用導體膜38的形成形態通常對每個陶瓷生片32都不同，另外，在生的集合電子器件42中疊層未形成任一內部電路用通孔導體37和內部電路用導體膜38的陶瓷生片32。
接著，如圖4所示，在分割線33中，在分割接合用通孔導體36的位置上形成貫通第一和第二主面43和44間的貫通孔45。用圖5中放大的平面圖來表示貫通孔45的形態狀態。通過形成貫通孔45，接合用通孔導體36變為露出貫通孔45內表面一部分上的狀態，通過該接合用通孔導體36的露出部分，提供接合用電極46。
接著，燒結生的集合電子器件42。
接著，必要時對外部端子電極39、連接焊盤40和接合用電極46實施例如Ni/Sn、Ni/Au或Ni/焊錫等的電鍍。
接著，雖然圖4未圖示，但如圖7所示，在集合電子器件42的第一主面43側安裝幾個搭載器件47。這些搭載器件47被焊接在連接焊盤40上。
接著，沿通過貫通孔45的分割線33來分割集合電子器件42，由此，取出圖6和圖7所示多個電子器件主體48。在分割時，適用所謂的巧克力式間斷。雖未圖示，但最好在集合電子器件42的第一和/或第二主面43和/或44上沿分割線33形成溝，以便容易進行巧克力式間斷。
圖6中，從第二主面44側圖示電子器件主體48，圖7中從第一主面43側圖示電子器件主體48。在電子器件主體48的側面49中，從第一主面43延伸到第二主面44地設置分割貫通孔45而形成的切口50。在這些切口50內表面的一部分中形成分割接合用通孔導體36所得到的接合用電極46。
接著，如圖8和圖9所示，裝配覆蓋層51，覆蓋搭載器件47。覆蓋層51不是器具狀。以朝向電子器件主體48的第一主面43側的狀態來配置開口。
覆蓋層51具備腳部52，這些腳部52分別位於切口50內。在該狀態下，在覆蓋層51由金屬構成的情況下，用焊錫或導電性粘接劑(未圖示)將腳部52接合在接合用電極46上，覆蓋層51被固定在電子器件主體48上。
作為覆蓋層51的材料，在疊層陶瓷電子器件31用於高頻的情況下，為了防止與其它電子器件的高頻信號輻射或噪聲幹擾以及加工容易且便宜，最好使用例如磷青銅或42合金(42Ni/Fe)或50合金(50Ni/Fe)等金屬。
另外，在使用焊錫來接合腳部52和接合用電極46的情況下，最好在覆蓋層51側事先進行焊錫鍍或鍍錫等。
由此，完成作為目的的疊層陶瓷電子器件31。
上面雖然結合圖示的實施例來說明本發明，但在本發明的範圍內，可進行其它各種變形例。
例如，在上述實施例中，在陶瓷生片32的階段中形成在集合電子器件42外表面上形成的外部端子電極39或連接焊盤40，但也可在燒結前或燒結後的集合電子器件42的外表面上形成。
另外，在上述的實施例中，在集合電子器件42的狀態下安裝搭載器件47，但也可分割集合電子器件42，在形成各電子器件主體48的狀態下來安裝搭載器件47。
另外，在上述實施例中，對分割後的電子器件主體48裝配覆蓋層51，但也可在分割前的集合電子器件42的狀態下裝配覆蓋層51。
另外，對於形成於電子器件主體48的側面49上的接合用電極46和覆蓋層51的腳部52，可任意變更其位置和數量等。
另外，在上述實施例中，接合用通孔導體36具有矩形的截面形狀，且貫通孔45具有矩形的截面形狀，但可任意變更這些形狀。
例如，也可如圖10所示，設置剖面形狀為圓形的貫通孔45，以分割具有矩形剖面形狀的接合用通孔導體36，也可如圖11所示，設置剖面形狀為矩形的貫通孔45來分割剖面形狀為圓形的接合用通孔導體36。
另外，在上述實施例中，雖然形成接合用通孔導體36填充通孔34，但也可如圖12所示，通過不填充通孔34，僅在通孔34的內周面上施加導電性膠，也可以僅在作為通孔34內的通孔34的內周面上形成接合用通孔導體36。此時，如圖13所示，當在分割線33上形成貫通孔45時，由接合用通孔導體36規定的凹部53變為延伸狀態，以向貫通孔45側連通。另外，接合用通孔導體36在露出貫通孔45內表面一部分的同時，在上述凹部53中變為露出狀態。
發明效果如上所述，根據本發明，設置貫通孔以分割接合用通孔導體，由此，在電子器件主體的側面形成切口的同時，在該切口的內表面一部分上形成接合用電極，所以，在開口朝向電子器件主體側的狀態下配置器具狀覆蓋層，使設置在覆蓋層內的腳部位於切口內，並且通過將腳部接合在接合用電極中，可將覆蓋層固定在電子器件主體上。
因而，即使外部端子電極被設置在電子器件主體的與配置覆蓋層側相反的主面上，也能不增大疊層陶瓷電子器件的平面尺寸地裝配覆蓋層。另外，可不變窄電子器件主體上搭載的搭載器件用的安裝面積來裝配覆蓋層。
根據本發明的疊層陶瓷電子器件的製造方法，採用分割集合電子器件後取出多個電子器件主體的工序，設置貫通孔來分割接合用通孔導體，沿通過該貫通孔的分割線進行分割，所以在分割時，不會不期望地邊分割接合用通孔導體邊剝離，通常以適當的狀態形成接合用電極。
另外，如上述分割接合用通孔導體得到的接合用電極為埋置於切口內表面內的狀態，所以抗剝離的強度高，因而，可提高覆蓋層對電子器件主體的固定狀態的可靠性。
對於本發明的疊層陶瓷電子器件，當覆蓋層由金屬構成時，為了接合腳部和接合用電極，可使用焊錫或導電性粘接劑。
上述情況下，接合用電極與位於電子器件主體內部的接地電極電連接且疊層陶瓷電子器件被安裝在布線襯底上時，由於這種接地電極與布線襯底側的地電位電連接，所以通過接合用電極，覆蓋層也與布線襯底側的地電位電連接。因而，可強化作為疊層陶瓷電子器件整體的接地，可提高疊層陶瓷電子器件的高頻特性。
權利要求
1.一種疊層陶瓷電子器件，具備電子器件主體，該主體具有疊層多個陶瓷層的結構，並具有彼此相對的第一和第二主面及連接這些第一和第二主面間的側面，在上述側面上設置從上述第一主面延伸到第二主面的切口，在該切口內表面的一部分中形成分割接合用通孔導體所得到的接合用電極，在上述第一主面上安裝搭載器件，以朝向上述電子器件主體側的狀態配置器具狀覆蓋層的開口，以覆蓋上述搭載器件，在上述覆蓋層中設置位於上述切口內的腳部，通過上述腳部接合在上述接合用電極上，將上述覆蓋層固定在上述電子器件主體上，在上述第二主面上形成將該疊層陶瓷電子器件連接在布線襯底上的外部端子電極。
2.根據權利要求1所述的疊層陶瓷電子器件，其特徵在於上述覆蓋層由金屬構成，上述腳部和上述接合用電極由焊錫或導電性粘接劑接合。
3.根據權利要求2所述的疊層陶瓷電子器件，其特徵在於上述接合用電極與位於上述電子器件主體內部的接地電極電連接。
4.一種集合電子器件，具有疊層多個陶瓷層的結構，且具有彼此相對的第一和第二主面，通過沿規定的分割線在與上述主面垂直的方向上進行分割，取出權利要求1至3之一所述的多個疊層陶瓷電子器件中具備的上述電子器件主體，其特徵在於在設置上述接合用通孔導體以跨躍上述分割線的同時，設置貫通上述第一和第二主面間的貫通孔，以分割上述接合用通孔導體，具有由上述貫通孔分割的上述接合用通孔導體的各分割部分，提供上述接合用電極。
5.一種疊層陶瓷電子器件的製造方法，是權利要求1所述疊層陶瓷電子器件的製造方法，其特徵在於，具備如下工序製造生的集合電子器件的工序，該器件具有疊層多個陶瓷生片的結構，並設置由上述接合用電極構成的上述接合用通孔導體；在分割生的上述集合電子器件的上述接合用通孔導體的位置上形成貫通生的上述集合電子器件彼此相對的第一和第二主面間的貫通孔，從而將上述接合用通孔導體露出在上述貫通孔內表面的一部分上的工序；燒結生的上述集合電子器件的工序；沿通過上述貫通孔的分割線分割上述集合電子器件，由此，取出在分割上述貫通孔而形成的切口內表面的一部分中形成分割上述接合用通孔導體而獲得的上述接合用電極的多個上述電子器件主體的工序；在上述電子器件主體的上述第一主面上安裝搭載器件的工序；以開口朝向上述電子器件主體側的狀態配置上述覆蓋層，以覆蓋上述搭載器件，且在使上述腳部位於上述切口內的同時，通過將上述腳部接合在上述接合用電極上，將上述覆蓋層固定在上述電子器件主體上的工序；和在提供上述集合電子器件的上述第二主面的上述陶瓷生片的一方主面上或上述集合電子器件的上述第二主面上形成上述外部端子電極的工序。
6.根據權利要求5所述的疊層陶瓷電子器件的製造方法，其特徵在於製造上述生的集合電子器件的工序具備準備多個上述陶瓷生片的工序；在特定的上述陶瓷生片中設置定位上述接合用通孔導體用的通孔的工序；在上述通孔內形成上述接合用通孔導體的工序；在特定的上述陶瓷生片上形成內部電路用導體膜的工序；和疊層多個上述陶瓷生片的工序。
7.根據權利要求6所述的疊層陶瓷電子器件的製造方法，其特徵在於在上述通孔內形成接合用通孔導體的工序中，形成上述接合用通孔導體來填充上述通孔。
8.根據權利要求6所述的疊層陶瓷電子器件的製造方法，其特徵在於在設置定位上述接合用通孔導體用的通孔的工序中，實施設置定位內部電路用通孔導體用的通孔。
9.根據權利要求5所述的疊層陶瓷電子器件的製造方法，其特徵在於對處於上述集合電子器件狀態的上述電子器件主體，實施上述安裝搭載器件的工序。
10.根據權利要求5所述的疊層陶瓷電子器件的製造方法，其特徵在於對分割後的上述電子器件主體，實施將上述覆蓋層固定在電子器件主體內的工序。
全文摘要
對於具備LGA(land·grid·array)型的外部端子電極的疊層陶瓷電子器件，可裝配其平面尺寸可不變大、且搭載器件用的安裝面積不變窄、覆蓋搭載器件用的覆蓋層。在電子器件主體48的側面49內設置切口50，在該切口50內表面的一部分中形成分割接合用通孔導體而得到的接合用電極46。在覆蓋層中設置腳部，在覆蓋層的腳部位於切口50內的狀態下，通過腳部接合在接合用電極46上，將覆蓋層固定在電子器件主體48中。
文檔編號H05K3/00GK1411010SQ0214702
公開日2003年4月16日 申請日期2002年9月30日 優先權日2001年10月5日
發明者酒井範夫, 加藤功, 西出充良 申請人:株式會社村田製作所