電路板的製造方法

2023-11-06 05:51:32 1

專利名稱：電路板的製造方法
技術領域：
本發明涉及一種電路板的製造方法，更特別有關於 一種具有內埋元件的 電路板的製造方法，可通過一減厚工藝而減少內埋元件的電極接點的厚度。
背景技術：
已知電路板主要是由多層圖案化線路層(pattemed circuit layei')以及介電 層(dielectric layer)交替疊合所構成。其中，圖案化線路層是由銅箔層(copper foil)經過光刻與蝕刻工藝定義形成，而介電層配置於圖案化線路層之間，用 以隔離兩相鄰的圖案化線路層。此外，相鄰的圖案化線路層之間是透過貫穿 介電層的導電通孑L(piating through hole, PTH )或導電孑L道(conductive via)而 彼此電性連接。最後，在電路板的表面配置各種電子元件(例如有源元件或 無源元件)，並通過內部線路的電聘"沒計而達到電子信號傳遞(electrical signal propagation)的目的。然而，隨著市場對於電子產品應具有輕薄短小且攜帶方便的需求，因此電路板的內部的 一 內埋元件，如此可以增加電路板表面的布線面積，以達到 電子產品薄型化的目的。圖1至5顯示已知的一種具有內埋元件的電路板製造方法的剖面示意 圖。首先，參考圖1,提供一核心層110，其具有一第一介電層112、 一第一 圖案化線路層114及一第二圖案化線路層116。該第一圖案化線路層11.4與 第二圖案化線路層116分別位於該第一介電層112的上表面112a與下表面 112b。參考圖2,形成一貫穿孔H1於核心層110中，並將一內埋元件E放置 於該貫穿孔H1中，其中該內埋元件E具有兩側邊112c、 112d及兩電極接點 El，該兩側邊112c、 112d朝向該第一介電層112,且該兩電極接點E1分別 位於該內埋元件E的兩側邊112c、 112d上。參考圖3,將一第一疊合層120與一第二疊合層130分別配置於第一圖案化線路層114與第二圖案化線路層116上，其中該第一疊合層120包含一 第一金屬層122及一第二介電層124，該第二疊合層130包含一第二金屬層 132及一第三介電層134，且該第二介電層124與第三介電層134分別朝向 該第一圖案化線路層114與第二圖案化線路層116。參考圖4,壓合該第一疊合層120、核心層110與第二疊合層130,並形 成至少一導電通孔H2與多個導電通孔V。該導電通孔H2貫穿該第一疊合 層120、核心層110與第二疊合層130，使得該第一金屬層122與第二金屬 層132可透過該導電通孔H2彼此電性連接。此外，該內埋元件E的兩電極 接點E1可透過該些導電孔道V分別與該第一金屬層122以第二金屬層132 電性連接。最後，參考圖5，圖案化第一金屬層122與第二金屬層132，以分別形 成一第一表層線路122，與一第二表層線路132',並通過該導電通孔H2電 性導通該第一表層線路122，與第二表層線路132'，且通過該些導電孔道V 使得該內埋元件E的兩電極接點El分別與該第一表層線路122，及該第二 表層線路132'電性連接，如此以完成具有內埋元件的電路板的製作流程。然而，已知電路板工藝的內埋元件E必須經由該些導電孔道V而電性 連接至該第一表層線路122，與第二表層線路132',如此降低該第一圖案化 線路層114與第二圖案化線路層116的布線面積，進而降低該第一圖案化線 路層114與第二圖案化線路層116的布線密度。另外，該內埋元件E需透過 該導電孔道V與第一表層線路122，與第二表層線路132'電性連接，如此 將會增加整個電路板的厚度，而無法符合輕薄短小的產品設計要求。申請日為2006年2月13日的中國臺灣專利申請案號第095104698號， 其申請人與本案為同一申請人日月光半導體製造股份有限公司。此一專利 申請案揭示一種內埋元件的基板工藝，其包含下列步驟。首先，提供一核心 層210,其具有一介電層212、 一第一圖案化線路層214及一第二圖案化線 路層216,該第一圖案化線路層214與第二圖案化線路層216分別位於該介 電層212的上表面212a與下表面212b。之後，形成一貫穿孔H3於該核心 層210中。接著，將該核心層210配置於一支撐板(圖未示)上，且將一內埋 元件E，置放於該貫穿孔H3中，其中該內埋元件E，具有兩側邊212c、 212d 及至少一電極接點E1',該兩側邊212c、 212d朝向該介電層212,且該電極 接點El，位於該內埋元件E，的側邊。再來，進行一灌力交工藝，通過粘著劑A使內埋元件E，固定於貫穿孔H3中。接下來，移除支撐板。最後，通過形成 一金屬層L於該介電層212的該下表面212b而電性連接該內埋元件E，的電 極接點El，與第二圖案化線路層216,如圖6所示。上述專利申請案的內埋 元件E，不需經由已知導電孔道而電性連接至表層線路，如此可增加該第一圖 案化線路層214與第二圖案化線路層216的布線面積，進而增加該第一圖案 化線路層214與第二圖案化線路層216的布線密度。另外，該內埋元件E， 不需透過導電孔道與表層線路電性連接，如此將不會增加整個電路板的厚 度，而可以符合輕薄短小的產品設計要求。然而，上述專利申請案只揭示該內埋元件E，的電極接點E1，位於該內埋 元件E，的側邊212c、 212d(該側邊朝向該介電層212),而未揭示該內埋元件 E，的電極接點E1，位於該內埋元件E，的上表面212a或下表面212b(該上表面 及下表面並非朝向該介電層212)。美國專利第7,033，862B2號，標題為"將半導體元件內埋於載板的方法 及其內埋結構(Method of Embedding Semiconductor Element in Carrier and Embedded Structure Thereof)",其揭示一種將半導體元件內埋於載板的方法， 包含下列步驟。首先，提供具有貫穿孔301的載板310，並將一輔助物311 貼附於該載板310的下側。將一半導體元件312放置於該載板310的貫穿孔 301中。然後，將一i某介物313及一粘膠3]4依序填入該貫穿孔301中，並 通過該粘膠314將該半導體元件312穩固地定位於該載板310的貫穿孔301 中。最後，將該輔助物311及媒介物313移除，如此以形成具有半導體元件 312內埋於載板310的結構，如圖7所示，由此排除先前技術封裝半導體元 件時所出現的缺點。然而，上述美國專利並未揭示將半導體元件312(亦即內 埋元件)的接點315電性連接電路板的線路層。因此，便有需要提供一種具有內埋元件的電路板的製造方法，能夠解決 前述的問題。發明內容本發明的一目的在於提供一種電路板的製造方法，可通過一減厚工藝而 減少內埋元件的電極接點的厚度，如此可使圖案化線路層確實電性連接於該 電極接點。為達上述目的，本發明提供一種電路板的製造方法，包含下列步驟提供一核心層，其包含一第一介電層及第一及第二金屬層，其中該第一介電層 具有一上表面及一下表面，且該第一及第二金屬層分別位於該第一介電層的上表面與下表面；將一第一貫穿孔形成於該核心層中；將該核心層配置於一 支撐板上，且將一內埋元件置放於該第一貫穿孔中，其中該第二金屬層接觸 於該支撐板，且該內埋元件具有至少一電極接點，其接觸於該支撐板；通過 一灌膠工藝，將該內埋元件固定於該第一貫穿孔中；移除該支撐板；通過一 減厚工藝，移除該核心層的第一及第二金屬層，並減少該內埋元件的電極接 點的厚度；將第三及第四金屬層分別形成於該第一介電層的上表面與下表 面，其中該第四金屬層電性連接於該內埋元件的電極接點；以及將該第三及 第四金屬層圖案化而使分別形成第 一及第二圖案化線路層。根據本發明的具有內埋元件的電路板的製造方法，該內埋元件的電極接 點位於該內埋元件的表面(該表面並非朝向該第一介電層)，該內埋元件不需 經由已知導電孔道而電性連接至該第一表層線路或第二表層線路，如此可增 加該第一圖案化線路層與第二圖案化線路層的布線面積，進而增加該第一圖 案化線路層與第二圖案化線路層的布線密度。再者，該內埋元件不需透過導 電孔道與第一表層線路與第二表層線路電性連接，如此將不會增加整個電路 板的厚度，而可以符合輕薄短小的產品設計要求。減少該內埋元件的電極接點的厚度，如此可將該電極接點的接觸表面自粘著 劑中確實棵露出，亦即可確實清除位在該電極接點的接觸表面上的殘餘粘著 劑。由於該電極接點的接觸表面自該粘著劑中確實棵露出，因此該第四金屬 層可確實電性連接於該電極接點的接觸表面，亦即該第二圖案化線路層可確 實電性連接於該電極接點的接觸表面。為了讓本發明的上述和其他目的、特徵、和優點能更明顯，下文將配合 所附圖示，作詳細說明如下。


圖1至5為先前技術的具有內埋元件的電路板製造方法的剖面示意圖。 圖6為先前技術的另一種具有內埋元件的電路板製造方法的剖面示意圖。圖8為本發明的第 一 實施例的具有內埋元件的電路板的製造方法的流程圖。圖9至18為本發明的第一實施例的具有內埋元件的電路板的製造方法 的剖面示意圖。圖19為本發明的第二實施例的具有內埋元件的電路板的製造方法的流 程圖。圖20至26為本發明的第二實施例的具有內埋元件的電路板的製造方法 的剖面示意圖。附圖標記說明110核心層112介電層112a上表面112b下表面112c側邊112d側邊114線路層116線路層120疊合層122122，表層線路124介電層130疊合層132金屬層132'表層線路134介電層210核心層212介電層212a上表面212b下表面212c側邊212d側邊214線路層216線路層301貫穿孔310載板311輔助物312半導體元件313 A某介物314粘膠315接點402步驟404步驟406步驟頓步驟410步驟412步驟414步驟416步驟418步驟420步驟10422步驟424步驟426步驟428步驟510核心層511貫穿孔512介電層513貫穿孔512a上表面512b下表面512c側邊512d側邊513貫穿孔514516金屬層520支撐板522粘著劑530內埋元件532表面534電極接點536 4妄觸表面540研磨裝置542金屬層542'線路層544金屬層544'線路層546導電通孔550疊合層552金屬層552'表層線路554介電層 .556導電通孔560疊合層562金屬層562'表層線路564介電層566導電通孔572焊罩層574焊罩層576抗氧化層578抗氧化層602步驟604步驟606步驟608步驟610步驟612步驟614步驟616步驟618步驟620步驟710核心層711貫穿孔712介電層713貫穿孔712a上表面712b下表面712c側邊712d側邊713貫穿孔714716金屬層720支撐板722粘著劑730內埋元件732表面734電極接點736才妻觸表面740研磨裝置742，線路層744'線路層746導電通孔750疊合層752752'表層線路754介電層756導電通孔760疊合層762金屬層762,表層線路764介電層766導電通孔772焊罩層774焊罩層776抗氧化層778抗氧化層.A粘著劑E內埋元件E，內埋元件El電極接點El，電極接點HI貫穿孔H2導電通孔H3貫穿孑LH4導電通孔金屬層V導電通孔具體實施方式
參考圖8,其顯示本發明的第一實施例的具有內埋元件的電路板的製造 方法。參考圖9,在步驟402中，提供一核心層510，其包含一第一介電層 512及第一及第二金屬層514、516,其中該第一介電層512具有一上表面512a 及一下表面512b，該第一及第二金屬層514、 516分別位於該第一介電層512 的上表面512a與下表面512b。在本實施例中，該第一及第二金屬層514、 516的材料可為銅，其厚度可等於或小於3微米(pm)。參考圖10,在步驟404中，將一第一貫穿孔511形成於該核心層510 中。舉例而言，可通過機械鑽孔或雷射成孔工藝將一第一貫穿孔511形成於 該核心層510中。在本實施例中，同時可將至少一第二貫穿孔513形成於該 核心層510中。參考圖11,在步驟406中，將該核心層510配置於一支撐板520上，且 將一內埋元件530置放於該第一貫穿孔511中。該第二金屬層516接觸於該 支撐板520。該內埋元件530可為一有源元件或一無源元件。該內埋元件530 具有一表面532及至少一電極接點534,其中該電極接點534位於該表面532 上並接觸於該支撐板520(該表面532並非朝向該第一介電層512,亦即該表 面532可朝向該支撐板520)。在本實施例中，該支撐板520可為玻璃或一聚 對笨二酸乙烯酯所制。在步驟408中，通過一灌膠工藝，將該內埋元件530 固定於該第一貫穿孔511中。該灌膠工藝將一粘著劑522填充於該內埋元件 530與該第一貫穿孔511之間隙中。參考圖12,在步驟410中，移除該支撐板520。參考圖13，在步驟412 中，可通過一減厚工藝，移除該第一及第二金屬層514、 516(亦即減少該核 心層510的厚度)，並減少該內埋元件530的電極接點534的厚度，其中所 減少的電極接點534厚度等於該核心層510的第二金屬層516的厚度。舉例 而言，該減厚工藝可為研磨(grinding)工藝或快速蝕刻(flash etching)工藝，用 以移除該第一及第二金屬層514、 516,並減少該內埋元件530的電極接點 536的厚度。在本實施例中，若電極接點534的原始厚度大於10微米(um)， 且通過一研磨裝置540使所減少的電極接點534厚度為3微米(亦即等於該 第二金屬層516的厚度)，則減厚後該電極接點534的厚度仍大於7微米， 如此可將該電極接點534的接觸表面536自該粘著劑522中確實棵露出，亦 即可確實清除位在該電極接點534的接觸表面536上的殘餘粘著劑522。參考圖14,在步驟414中，將第三及第四金屬層542、 544分別形成於 該第一介電層512的上表面512a與下表面512b,其中該第四金屬層542電 性連接於該內埋元件530的電極接點534。由於該電極接點534的接觸表面 536自該粘著劑522中確實棵露出，因此該第四金屬層544可確實電性連接 於該電極接點534的接觸表面536。在本實施例中，同時可將該第二貫穿孔 513形成至少一第一導電通孔546。該第三及第四金屬層542、 544的材料可 為銅。參考圖15，在步驟416中，將該第三及第四金屬層542、 544圖案化而 使分別形成第一及第二圖案化線路層542，、 544，。舉例而言，可通過光刻及 蝕刻工藝將該第三及第四金屬層542、 544圖案化而使分別形成第一及第二 圖案化線路層542'、 544，。參考圖16，在步驟418中，將一第一疊合層550與一第二疊合層560 分別配置於該第一圖案化線路層542，與該第二圖案化線路層544，上，其中該 第一疊合層550包含一第五金屬層552及一第二介電層554,該第二疊合層 560包含一第六金屬層562及一第三介電層564，且該第二介電層554與該 第三介電層564分別朝向該第一圖案化線路層542，與該第二圖案化線路層 544，。參考圖17,在步驟420中，壓合該第一疊合層550、該核心層510與該 第二疊合層560。在步驟422中，將第二及第三導電通孔556、 566分別形成 於該第一疊合層550與該第二疊合層560中。在步驟424中，圖案化該第五 金屬層552與該第六金屬層562，以分別形成一第一表層線路552，與一第二 表層線路562',並通過該第一、第二及第三導電通孔546、 556、 566導通該 第一表層線路552，與該第二表層線路562'。參考圖18，在步驟426中，將一第一焊罩層572與一第二焊罩層574 分別形成於該第二介電層554與該第三介電層564上，其中該第一焊罩層572 暴露出至少部分該第一表層線路552',而該第二焊罩層574暴露出至少部分 該第二表層線路562'。在步驟428中，將一第一抗氧化層576形成於該第一焊罩層572所暴露 的至少部分該第一表層線路552，上，且將一第二抗氧化層578形成於該第二 焊罩層574所暴露的至少部分該第二表層線路562，上。該抗氧化層576、 可為鎳/金層，並通過一電鍍工藝將該鎳/金層形成於該第一焊罩層所暴露的 至少部分該第 一表層.線路上，且將該鎳/金層形成於該第二焊罩層所暴露的至 少部分該第二表層線路上。根據本發明的具有內埋元件的電路板的製造方法，該內埋元件的電極接 點位於該內埋元件的表面(該表面並非朝向該第一介電層)，該內埋元件不需 經由已知導電孔道而電性連接至該第一表層線路或第二表層線路，如此可增 加該第一圖案化線路層與第二圖案化線路層的布線面積，進而增加該第一圖 案化線路層與第二圖案化線路層的布線密度。再者，該內埋元件不需透過導 電孔道與第一表層線路與第二表層線路電性連接，如此將不會增加整個電路板的厚度，而可以符合輕薄短小的產品設計要求。減少該內埋元件的電極接點的厚度，如此可將該電極接點的接觸表面自該粘著劑中確實棵露出，亦即可確實清除位在該電極接點的接觸表面上的殘餘粘 著劑。由於該電極接點的接觸表面自該粘著劑中確實棵露出，因此該第四金 屬層可確實電性連接於該電極接點的接觸表面，亦即該第二圖案化線路層可 確實電性連接於該電極接點的接觸表面。參考圖19 ，其顯示本發明的第二實施例的具有內埋元件的電路板的製造方法。參考圖20,在步驟602中，提供一核心層710，其包含第一、第二及 第三介電層711、 754、 764、第一及第二圖案化線路層742，、 744，、及至少 一第一導電通孔746，其中該第一介電層711具有一上表面712a及一下表面 712b，該第一及第二圖案化線路層742，、 744，分別位於該第一介電層712的 上表面712a與下表面712b，該第二介電層754配置於該第一介電層712的 上表面712a並覆蓋該第一圖案化線路層742，，且該第三介電層764配置於 該第一介電層712的下表面172b並覆蓋該第二圖案化線路層744，，且該第 一導電通孔746用以將該第一圖案化線路層742，電性連接於該第二圖案化線 路層744'。參考圖21，在步驟604中，將一貫穿孔711形成於該核心層710中。舉 例而言，可通過機械鑽孔或雷射成孔工藝將一第一貫穿孔711形成於該核心 層710中。參考圖22,在步驟606中，將該核心層710配置於一支撐板720上，且 將一內埋元件730置放於該貫穿孔711中，其中該第三介電層764接觸於該 支撐板720。該內埋元件730可為一有源元件或一無源元件。該內埋元件730 具有一表面732及至少一電極接點734,其中該電極接點734位於該表面732 上並接觸於該支撐板720(該表面732並非朝向該第一介電層712,亦即該表 面732可朝向該支撐板720)。在本實施例中，該支撐板720可為玻璃或一聚 對笨二酸乙烯酯所制。在步驟608中，通過一灌膠工藝，將該內埋元件730 固定於該貫穿孔711中。該灌膠工藝將一粘著劑722填充於該內埋元件730 與該貫穿孔711之間隙中。參考圖23,在步驟610中，移除該支撐板720。在步驟612中，可通過 一減厚工藝，減少該核心層710的第三介電層764的厚度(亦即減少該核心 層710的厚度)，並減少該內埋元件730的電極接點734的厚度，其中所減 少的電極接點734厚度等於該核心層710的第三介電層764的'厚度。舉例而 言，該減厚工藝可為研磨(grinding)工藝或快速蝕刻(flashetching)工藝，用以減少該核心層710的第三介電層764的厚度，並減少該內埋元件730的電極 接點734的厚度。在本實施例中，通過一研磨裝置740使所減少的電極接點 734厚度等於該核心層710的第三介電層764的厚度，如此可將該電極接點 734的接觸表面736自該粘著劑722中確實棵露出，亦即可確實清除位在該 電極接點734的接觸表面736上的殘餘粘著劑722。參考圖24,在步驟614中，將第一及第二金屬層752、 762分別形成於 該第二及第三介電層754、 764上，其中該第二金屬層762電性連接於該內 埋元件730的電極接點734。由於該電極接點734的接觸表面736自該粘著 劑722中確實棵露出，因此該第二金屬層762可確實電性連接於該電極接點 734的接觸表面736。在本實施例中，同時可將第二及第三導電通孔756、 766 分別形成於該第二及第三介電層754、 764中。該第一及第二金屬層752、 762 的材料可為銅。參考圖25,在步驟616中，將該第一及第二金屬層752、 762 圖案化而使分別形成第 一及第二表層線路752，、 762，。參考圖26,在步驟618中，將一第一焊罩層772與一第二焊罩層774 分別形成於該第二介電層754與該第三介電層764上，其中該第 一焊罩層772 暴露出至少部分該第一表層線路752'，而該第二焊罩層574暴露出至少部分 該第二表層線路762，。在步驟620中，將第一抗氧化層776形成於該第一焊 罩層772所暴露的至少部分該第一表層線路752，上，且將第二抗氧化層778 形成於該第二焊罩層774所暴露的至少部分該第二表層線路762，上。點位於該內埋元件的表面(該表面並非朝向該第 一介電層)，該內埋元件不需 經由已知導電孔道而電性連接至該第一表層線路或第二表層線路。再者，該 內埋元件不需透過導電孔道與第 一表層線路與第二表層線路電性連接，如此 將不會增加整個電路板的厚度，而可以符合輕薄短小的產品設計要求。減少該內埋元件的電極接點的厚度，如此可將該電極接點的接觸表面自該粘 著劑中確實棵露出，亦即可確實清除位在該電極接點的接觸表面上的殘餘粘 著劑。由於該電極接點的接觸表面自該粘著劑中確實棵露出，因此該第二金 屬層可確實電性連接於該電極接點的接觸表面，亦即該第二表層線路可確實 電性連接於該電極接點的接觸表面。 '雖然本發明已以前述實施例揭示，然其並非用以限定本發明，任何本發16明所屬技術領域中普通技術人員，在不脫離本發明的精神和範圍內，當可作 各種的更動與修改。因此本發明的保護範圍當視所附的權利要求所界定者為準。
權利要求
1. 一種電路板的製造方法，包含下列步驟提供一核心層，其包含一第一介電層及第一及第二金屬層，其中該第一介電層具有一上表面及一下表面，且該第一及第二金屬層分別位於該第一介電層的上表面與下表面；將一第一貫穿孔形成於該核心層中；將該核心層配置於一支撐板上，且將一內埋元件置放於該第一貫穿孔中，其中該第二金屬層接觸於該支撐板，且該內埋元件具有至少一電極接點，其接觸於該支撐板；通過一灌膠工藝，將該內埋元件固定於該第一貫穿孔中；移除該支撐板；通過一減厚工藝，移除該核心層的第一及第二金屬層，並減少該內埋元件的電極接點的厚度；將第三及第四金屬層分別形成於該第一介電層的上表面與下表面，其中該第四金屬層電性連接於該內埋元件的電極接點；以及將該第三及第四金屬層圖案化而使分別形成第一及第二圖案化線路層。
2、 根據權利要求1所述的製造方法，其中在減少該內埋元件的電極接 點厚度的步驟中，所減少的電極接點厚度等於該第二金屬層的厚度。
3、 根據權利要求1所述的製造方法，其中在將一第一貫穿孔形成於該 核心層中的步驟中，同時將至少一第二貫穿孔形成於該核心層中。
4、 根據權利要求3所述的製造方法，其中在將第三及第四金屬層分別 形成於該第一介電層的上表面與下表面的步驟中，同時可將該第二貫穿孔形 成至少一第一導電通孔。
5、 根據權利要求1所述的製造方法，其中在形成該第一及第二圖案化 線路層的步驟後，另包含下列步驟將一第一疊合層與一第二疊合層分別配置於該第一圖案化線路層與該 第二圖案化線路層上，其中該第一疊合層包含一第五金屬層及一第二介電 層，該第二疊合層包含一第六金屬層及一第三介電層，且該第二介電層與該 第三介電層分別朝向該第一及第二圖案化線路層；壓合該第一疊合層、該核心層與該第二疊合層；將第二及第三導電通孔分別形成於該第一疊合層與該第二疊合層中；以及圖案化該第五金屬層與該第六金屬層，以分別形成第一及第二表層線 路，並通過該第一、第二及第三導電通孔導通該第一及第二表層線路。
6、 根據權利要求5所述的製造方法，其中在形成該第一及第二表層線 路的步驟後，另包含下列步驟將一第一焊罩層與一第二焊罩層分別形成於該第二介電層與該第三介 電層上，其中該第一焊罩層暴露出至少部分該第一表層線路，而該第二焊罩 層暴露出至少部分該第二表層線路；以及將一第一抗氧化層形成於該第一焊罩層所暴露的至少部分該第一表層 線路上，且將一第二抗氧化層形成於該第二焊罩層所暴露的至少部分該第二 表層線路上。
7、 根據權利要求6所述的製造方法，其中該抗氧化層為鎳/金層，並通 過一電鍍工藝將該鎳/金層形成於該第一焊罩層所暴露的至少部分該第一表 層線路上，且將該鎳/金層形成於該第二焊罩層所暴露的至少部分該第二表層 線路上。
8、 一種電路板的製造方法，包含下列步驟提供一核心層，其包含第一、第二及第三介電層、第一及第二圖案化線 路層、及至少一第一導電通孔，其中該第一介電層具有一上表面及一下表面， 該第一及第二圖案化線路層分別位於該第一介電層的上表面與下表面，該第 二介電層配置於該第一介電層的上表面並覆蓋該第一圖案化線路層，且該第 三介電層配置於該第一介電層的下表面並覆蓋該第二圖案化線路層，且該第 一導電通孔用以將該第一圖案化線路層電性連接於該第二圖案化線路層；將一貫穿孔形成於該核心層中；將該核心層配置於一支撐板上，且將一內埋元件置放於該貫穿孔中，其 中該第三介電層接觸於該支撐板，且該內埋元件具有至少一電極接點，其接 觸於該支撐板；通過一灌膠工藝，將該內埋元件固定於該貫穿孔中；移除該支撐板；通過一減厚工藝，減少該核心層的第三介電層的厚度與該內埋元件的電 極接點的厚度；將第一及第二金屬層分別形成於該第二及第三介電層上，其中該第二金屬層電性連接於該內埋元件的電極接點；以及將該第一及第二金屬層圖案化而使分別形成第一及第二表層線路。
9、 根據權利要求8所述的製造方法，其中在減少該內埋元件的電極接 點厚度與該第三介電層厚度的步驟中，所減少的電極接點厚度等於所減少的 第三介電層的厚度。
10、 根據權利要求8所述的製造方法，其中通過光刻及蝕刻工藝將該第 一及第二金屬層圖案化而使分別形成第一及第二表層線路。
11、 根據權利要求8所述的製造方法，其中在將第一及第二金屬層分別 形成於該第二及第三介電層上的步驟中，同時將第二及第三導電通孔分別形 成於該第二及第三介電層中，並通過該第一、第二及第三導電通孔導通該第一表層線路與該第二表層線路。
12、 根據權利要求11所述的製造方法，其中在形成該第一及第二表層 線路的步驟後，另包含下列步驟將一第一焊罩層與一第二焊罩層分別形成於該第二介電層與該第三介 電層上，其中該第一焊罩層暴露出至少部分該第一表層線路，而該第二焊罩 層暴露出至少部分該第二表層線路；以及將一第一抗氧化層形成於該第一焊罩層所暴露的至少部分該第一表層 線路上，且將一第二抗氧化層形成於該第二焊罩層所暴露的至少部分該第二 表層線路上。
13、 根據權利要求12所述的製造方法，其中該抗氧化層為鎳/金層，並 通過一電鍍工藝將該鎳/金層形成於該第一焊罩層所暴露的至少部分該第一 表層線路上，且將該鎳/金層形成於該第二焊罩層所暴露的至少部分該第二表 層線路上。
14、 一種減少電路板的內埋元件的電極接點的厚度的方法，包含下列步驟提供一核心層；將一貫穿孔形成於該核心層中；將該核心層配置於一支撐板上，且將一內埋元件置放於該貫穿孔中，其 中該內埋元件具有至少一電極接點，其接觸於該支撐板； 通過一灌膠工藝，將該內埋元件固定於該貫穿孔中；移除該支撐板；以及通過一減厚工藝，減少該核心層的厚度與該內埋元件的電極接點的厚度。
15、根據權利要求14所述的方法，其中在減少該核心層的厚度與該內 埋元件的電極接點的厚度的步驟中，所減少的電極接點厚度等於所減少的核 心層的厚度。
全文摘要
本發明的實施例提供了一種電路板的製造方法，其包含下列步驟提供一核心層，其包含一第一介電層及第一及第二金屬層；將一貫穿孔形成於該核心層中；將該核心層配置於一支撐板上，且將一內埋元件置放於該貫穿孔中，其中該第二金屬層接觸於該支撐板，且該內埋元件具有至少一電極接點，其接觸於該支撐板；將該內埋元件固定於該貫穿孔中；移除該支撐板；移除該第一及第二金屬層，並減少該內埋元件的電極接點的厚度；將第三及第四金屬層分別形成，其中該第四金屬層電性連接於該內埋元件的電極接點；以及將該第三及第四金屬層圖案化而使分別形成第一及第二圖案化線路層。本發明的實施例可通過一減厚工藝而減少內埋元件的電極接點的厚度。
文檔編號H05K3/40GK101262746SQ20081009482
公開日2008年9月10日 申請日期2008年4月28日 優先權日2008年4月28日
發明者歐英德, 王永輝 申請人:日月光半導體製造股份有限公司