三維多層螺線管變壓器的製造方法

2023-11-07 03:48:02 4

三維多層螺線管變壓器的製造方法
【專利摘要】本發明提供電感器、變壓器和相關過程的實施方案。在一個方面中，裝置包含具有第一和第二表面的襯底。第一感應布置包含第一組通孔、第二組通孔、布置於所述第一表面上的連接所述第一和第二通孔的第一組跡線，以及布置於所述第二表面上的連接所述第一和第二通孔的第二組跡線。第二感應布置與所述第一感應布置感應耦合且交錯，並且包含第三組通孔、第四組通孔、布置於所述第一表面上的連接所述第三和第四通孔的第三組跡線，以及布置於所述第二表面上的連接所述第三和第四通孔的第四組跡線。一或多組電介質層使所述跡線的部分彼此絕緣。
【專利說明】三維多層螺線管變壓器
[0001] 相關申請案
[0002] 本發明主張洛（Lo)等人於2012年5月3日申請的標題為"三維多層螺線管變壓 器（THREE-DMENSIONAL MULTILAYER SOLENOID TRANSFORMER) "的第 13/463, 257 號（代理 人案號112986/QUALP119)的共同待決美國專利申請案的優先權權益，所述申請案特此以 全文引用方式且出於所有目的併入本文。

【技術領域】
[0003] 所描述技術大體上涉及電感器和變壓器，且更具體來說涉及包含多層交錯方案的 三維螺線管變壓器。

【背景技術】
[0004] 機電系統（EMS)包含具有電和機械元件、例如致動器和傳感器等換能器、光學組 件（包含鏡）和電子器件的裝置。EMS可以多種尺度製造，包含（但不限於）微米尺度和納 米尺度。舉例來說，微米機電系統（MEMS)裝置可包含具有範圍從大約一微米到數百微米或 更大的大小的結構。納米機電系統（NEMS)裝置可包含具有小於一微米的大小的結構，包含 例如小於幾百納米的大小。機電元件可使用沉積、蝕刻、光刻或其它微加工工藝來產生，所 述工藝蝕刻掉襯底或經沉積材料層的部分或添加層以形成電、機械和機電裝置。
[0005] -種類型的EMS裝置稱為幹涉式調製器（IM0D)。如本文使用，術語IM0D或幹涉 式光調製器指代使用光學幹涉的原理選擇性地吸收或反射光的裝置。在一些實施方案中， IM0D可包含一對導電板，其中一者或兩者可為透明的或者完全或部分反射性的，且能夠在 施加適當電信號後即刻相對運動。在一實施方案中，一個板可包含沉積於襯底上的固定層 且另一板可包含通過氣隙與所述固定層分離的反射性薄膜。一個板相對於另一板的位置可 改變入射於頂0D上的光的光學幹涉。頂0D裝置具有廣範圍的應用，且預期用於改進現有產 品且產生新產品，尤其是具有顯示能力的那些產品。
[0006] 各種電子電路組件可在包含電感器和變壓器的EMS層級處實施。此些電路組件可 適合用於各種類型的電子裝置中，例如集成電路（1C)、集成無源裝置、印刷電路板（PCB)或 低溫共燒陶瓷（LTCC)裝置。變壓器可通過感應耦合的線圈或繞組將電能從一個電路傳送 到另一電路。舉例來說，在傳統設計中，初級線圈中變化的電流Ip在次級線圈中感應電壓 Vs。當負載連接到次級線圈時，電能可通過線圈傳送到負載。第二線圈中的感應電壓Vs大 體上與遞送到第一線圈的電壓Vp成比例，且由第二線圈中的匝（繞組）的數目Ns與第一 線圈中的匝的數目Np的比率給出。此變壓比一般如下界定：
[0007] Vs/Vp = Ns/Np
[0008] 在一些現代電路中，指定小形狀因數變壓器。由相對大金屬螺旋電感器製成的常 規變壓器經常不滿足此些規範，尤其是裝置變得越來越小且功率要求變得越來越重要時。 適合用於一些1C裝置中的變壓器可使用例如玻璃襯底等高電阻率襯底來實施。大體上，並 入有此些襯底的變壓器可實施為平面變壓器或實施為螺線管變壓器。傳統螺線管變壓器一 般具有比平面變壓器高的質量（Q)因數，但傳統螺線管變壓器可能具有不適合用於現代電 路中的耦合係數（k)。雖然平面變壓器一般具有比螺線管變壓器高的k值，但平面變壓器可 能具有不適合用於現代電路中的Q因數。另外，當嘗試增加 k值時存在基本瓶頸--穿玻 璃通孔（TGV)的間距。


【發明內容】

[0009] 本發明的結構、裝置、設備、系統和過程各自具有若干創新方面，其中並無單個一 者唯一地負責本文揭示的合意屬性。
[0010] 揭示電感器、變壓器、裝置、設備、系統和相關製造過程的實例性實施方案。
[0011] 根據本發明中描述的標的物的一個創新方面，裝置包含具有第一表面和第二表面 的襯底。所述裝置包含第一電感布置，其包含共同形成第一導電通路的多個第一導電路徑。 所述第一導電通路具有第一迴轉軸。在一些實施方案中，所述多個第一導電路徑包含至少 從所述第一表面延伸到所述第二表面的第一組通孔、至少從所述第一表面延伸到所述第二 表面的第二組通孔、布置於所述第一表面上的連接所述第一組通孔與所述第二組通孔的第 一組跡線，以及布置於所述第二表面上的連接所述第一組通孔與所述第二組通孔的第二組 跡線。所述裝置還包含第二感應布置，其與所述第一感應布置感應耦合且交錯並且包含共 同形成第二導電通路的多個第二導電路徑。所述第二導電通路具有第二迴轉軸，所述第一 迴轉軸的至少部分在所述第二感應布置內，所述第二迴轉軸在所述第一感應布置內。在一 些實施方案中，所述多個第二導電路徑包含至少從所述第一表面延伸到所述第二表面的第 三組通孔、至少從所述第一表面延伸到所述第二表面的第四組通孔、布置於所述第一表面 上的連接所述第三組通孔與所述第四組通孔的第三組跡線，以及布置於所述第二表面上的 連接所述第三組通孔與所述第四組通孔的第四組跡線。所述裝置還包含使所述第一跡線的 部分與所述第三跡線的部分絕緣的第一組一或多個電介質層，以及使所述第二跡線的部分 與所述第四跡線的部分絕緣的第二組一或多個電介質層。
[0012] 在一些實施方案中，所述第一組通孔沿著第一行布置且所述第二組通孔沿著第二 行布置，所述第一組跡線中的每一者在所述第一表面上連接來自所述第一行的通孔與來自 所述第二行的通孔，所述第二組跡線中的每一者在所述第二表面上連接來自所述第一行的 通孔與來自所述第二行的通孔。在一些實施方案中，所述第三組通孔沿著第三行布置且所 述第四組通孔沿著第四行布置，所述第三組跡線中的每一者在第三表面上連接來自所述第 三行的通孔與來自所述第四行的通孔，所述第四組跡線中的每一者在所述第二表面上連接 來自所述第三行的通孔與來自所述第四行的通孔。
[0013] 在一些實施方案中，所述第一組跡線由在所述第一表面上沉積且圖案化的第一導 電層形成，且使所述第一組跡線的部分與所述第三組跡線的部分絕緣的所述第一組一或多 個電介質層包含在所述第一表面上沉積且圖案化以便覆蓋所述第一組跡線的部分的第一 電介質層。在一些實施方案中，所述第三組跡線由在所述第一電介質層上沉積且圖案化的 第三導電層形成。在一些實施方案中，所述第二組跡線由在所述第二表面上沉積且圖案化 的第二導電層形成，且使所述第二組跡線的部分與所述第四組跡線的部分絕緣的所述第二 組一或多個電介質層包含在所述第二表面上沉積且圖案化以便覆蓋所述第二組跡線的部 分的第二電介質層。在一些實施方案中，所述第四組跡線由在所述第二電介質層上沉積且 圖案化的第四導電層形成。
[0014] 在一些實施方案中，所述第一組跡線由在所述第一表面上沉積且圖案化的第一導 電層形成，且使所述第一跡線的部分與所述第三跡線的部分絕緣的所述一或多個電介質層 包含在所述第一表面上沉積且圖案化以便覆蓋所述第一組跡線的部分的第一電介質層。在 一些實施方案中，所述第三組跡線由在所述第一電介質層上沉積且圖案化的第三導電層形 成。在一些實施方案中，所述第四組跡線由在所述第二表面上沉積且圖案化的第四導電層 形成，且使所述第二跡線的部分與所述第四跡線的部分絕緣的所述一或多個電介質層包含 在所述第二表面上沉積且圖案化以便覆蓋所述第四組跡線的部分的第二電介質層。在一些 實施方案中，所述第二組跡線由在所述第二電介質層上沉積且圖案化的第二導電層形成。
[0015] 在一些實施方案中，所述多個第一導電路徑完全布置於在所述多個第二導電路徑 內的區內。在一些實施方案中，所述第一迴轉軸從所述第二迴轉軸橫向偏移。在一些實施 方案中，由於所述橫向偏移，所述第一導電路徑的有效匝數和所述第二導電路徑的有效匝 數大體上相等，使得所述第一感應布置與所述第二感應布置以大體上1 : 1的變壓比感應 耦合。
[0016] 根據本發明中描述的標的物的另一創新方面，一種方法包含：提供襯底；在所述 襯底中形成各自穿過所述襯底從所述襯底的第一表面延伸到所述襯底的第二表面的多個 通孔，所述多個通孔包含第一組通孔、第二組通孔、第三組通孔和第四組通孔；在所述襯底 的所述第一表面上沉積第一導電層以形成第一組跡線，所述第一組跡線各自連接來自所述 第一組通孔的通孔與來自所述第二組通孔的通孔；在所述第一跡線的部分上沉積一或多個 第一電介質層；在所述第一電介質層上沉積第三導電層以形成第三組跡線，所述第三組跡 線各自連接來自所述第三組通孔的通孔與來自所述第四組通孔的通孔；在所述襯底的所述 第二表面上沉積第四導電層以形成第四組跡線，所述第四組跡線各自連接來自所述第三組 通孔的通孔與來自所述第四組通孔的通孔；在所述第四跡線的部分上沉積一或多個第二電 介質層；以及在所述第二電介質層上沉積第二導電層以形成第二組跡線，所述第二組跡線 各自連接來自所述第一組通孔的通孔與來自所述第二組通孔的通孔。
[0017] 在一些實施方案中，所述第一組通孔、所述第二組通孔、所述第一組跡線和所述第 二組跡線形成第一感應布置的至少一部分，所述第一感應布置包含共同形成第一導電通路 的多個第一導電路徑，所述第一導電通路具有第一迴轉軸。在一些實施方案中，所述第三組 通孔、所述第四組通孔、所述第三組跡線和所述第四組跡線形成第二感應布置的至少一部 分，所述第二感應布置包含共同形成第二導電通路的多個第二導電路徑，所述第二導電通 路具有第二迴轉軸。在一些實施方案中，所述第二感應布置與所述第一感應布置感應耦合 且交錯。在一些實施方案中，所述第一迴轉軸在所述第二感應布置內，且所述第二迴轉軸在 所述第一感應布置內。在一些實施方案中，所述第一迴轉軸從所述第二迴轉軸橫向偏移。在 一些實施方案中，由於所述橫向偏移，所述第一導電路徑的有效阻數和所述第二導電路徑 的有效匝數大體上相等，使得所述第一感應布置與所述第二感應布置以大體上1 : 1的變 壓比感應耦合。
[0018] 根據本發明中描述的標的物的另一創新方面，裝置包含具有第一表面和第二表面 的襯底。所述裝置包含第一電感裝置，其包含共同形成第一導電通路的多個第一導電路徑， 所述第一導電通路具有第一迴轉軸。所述多個第一導電路徑包含至少從所述第一表面延伸 到所述第二表面的第一組通孔裝置、至少從所述第一表面延伸到所述第二表面的第二組通 孔裝置、布置於所述第一表面上的連接所述第一組通孔裝置與所述第二組通孔裝置的第一 組導電裝置，以及布置於所述第二表面上的連接所述第一組通孔裝置與所述第二組通孔裝 置的第二組導電裝置。所述裝置還包含第二感應裝置，其與所述第一感應裝置感應耦合且 交錯並且包含共同形成第二導電通路的多個第二導電路徑，所述第二導電通路具有第二回 轉軸。在一些實施方案中，所述第一迴轉軸的至少部分在所述第二感應裝置內，且所述第二 迴轉軸在所述第一感應裝置內。所述多個第二導電路徑包含至少從所述第一表面延伸到所 述第二表面的第三組通孔裝置、至少從所述第一表面延伸到所述第二表面的第四組通孔裝 置、布置於所述第一表面上的連接所述第三組通孔裝置與所述第四組通孔裝置的第三組導 電裝置，以及布置於所述第二表面上的連接所述第三組通孔裝置與所述第四組通孔裝置的 第四組導電裝置。所述裝置還包含使所述第一導電裝置的部分與所述第三導電裝置的部分 絕緣的第一組一或多個電介質裝置，以及使所述第二導電裝置的部分與所述第四導電裝置 的部分絕緣的第二組一或多個電介質裝置。

【專利附圖】

【附圖說明】
[0019] 圖1展示平面變壓器設計的軸測視圖，其中第一電感器的繞組與第二電感器的繞 組在襯底的表面上交錯。
[0020] 圖2展示螺線管變壓器設計的包含隱藏線的軸測視圖，其中第一電感器的繞組與 第二電感器的繞組在襯底內和襯底上交錯。
[0021] 圖3展示實例性螺線管變壓器設計的包含隱藏線的軸測視圖，其中第一電感器的 繞組與第二電感器的繞組以三維方式交錯。
[0022] 圖4A展示圖3的實例性螺線管變壓器設計的第一電感器的包含隱藏線的俯視圖。
[0023] 圖4B展示圖3的實例性螺線管變壓器設計的第二電感器的包含隱藏線的俯視圖。
[0024] 圖5展示例如圖3的變壓器設計等實例性螺線管變壓器設計的橫截面側視圖描 繪，其中一或多個電介質層使第一電感器與第二電感器絕緣。
[0025] 圖6展示隨著從使用圖1、2和3中展示的變壓器設計的模擬獲得的所施加頻率 (以GHz計）而變的耦合係數k的繪圖。
[0026] 圖7展示隨著從使用圖1、2和3中展示的變壓器設計的模擬獲得的所施加頻率 (以GHz計）而變的Q因數的繪圖。
[0027] 圖8展示實例性螺線管變壓器設計的包含隱藏線的軸測視圖，其中第一電感器的 繞組與第二電感器的繞組以三維方式交錯且布置於其內。
[0028] 圖9A展示圖8的實例性螺線管變壓器設計的第一電感器的包含隱藏線的俯視圖。
[0029] 圖9B展示圖8的實例性螺線管變壓器設計的第二電感器的包含隱藏線的俯視圖。
[0030] 圖10展示例如圖8的變壓器設計等實例性螺線管變壓器設計的橫截面側視圖描 繪，其中一或多個電介質層使第一電感器與第二電感器絕緣。
[0031] 圖11A展示另一實例性螺線管變壓器設計的第一電感器的包含隱藏線的俯視圖， 其中第一電感器與第二電感器以三維方式交錯且布置於其內。
[0032] 圖11B展示圖11A的實例性螺線管變壓器設計的第二電感器的包含隱藏線的俯視 圖。
[0033] 圖12是描繪用於形成例如圖3的變壓器等變壓器的實例過程的流程圖。
[0034] 圖13是描繪用於形成例如圖8的變壓器等變壓器的實例過程的流程圖。
[0035] 圖14A展示描繪實例性MOD顯示裝置的一系列像素中的兩個鄰近實例性像素的 等距視圖。
[0036] 圖14B展示描繪併入有IM0D顯示器的實例性電子裝置的實例性系統框圖。
[0037] 圖15A和15B展示描繪包含多個IM0D的實例性顯示裝置的系統框圖的實例。
[0038] 各圖中的相同參考標號和指定指示相同元件。

【具體實施方式】
[0039] 為了描述創新方面的目的，以下詳細描述是針對某些實施方案。然而，本文的教示 可以大量不同方式應用和實施。
[0040] 所揭示實施方案包含實現高Q因數和高k值兩者的感應布置（下文簡稱為"電感 器"）和變壓布置（下文簡稱為"變壓器"）的實例。還揭示相關設備、系統和製造過程和技 術。
[0041] 具有高Q因數和高k的變壓器對於例如涉及阻抗匹配的許多應用是合意的，且對 於例如平衡-不平衡轉換器、濾波器和雙工器等許多裝置是合意的。一些平面和螺線管變 壓器設計通過使變壓器的第一電感器的導電繞組與變壓器的第二電感器的導電繞組交錯 來實現較高的k。圖1展示平面變壓器設計100的軸測視圖，其中第一電感器104的繞組 與第二電感器106的繞組在襯底102的表面上交錯。第一電感器104的繞組形成有第一導 電跡線108。第二電感器106的繞組形成有第二導電跡線110。第一跡線108和第二跡線 110兩者是在下伏襯底102的單個上部表面116上圖案化或布置。箭頭101指示磁（H)場 線；即，在電感器104和106旁邊和穿過電感器104和106的Η場的方向。
[0042] 圖2展示螺線管變壓器設計200的包含隱藏線的軸測視圖，其中第一電感器204 的繞組與第二電感器206的繞組在襯底202內和襯底202上交錯。襯底202具有第一表面 216和與第一表面216相對的第二表面218。第一電感器204包含多個第一導電路徑或繞 組，其共同形成第一導電通路。所述多個第一導電路徑包含從第一表面216延伸到第二表 面218的第一組通孔220以及從第一表面216延伸到第二表面218的第二組通孔222。所 述多個第一導電路徑包含布置於第一表面216上的第一組跡線208,其連接所述第一組通 孔220與所述第二組通孔222。所述多個第一導電路徑進一步包含布置於第二表面218上 的第二組跡線210,其連接所述第一組通孔220與所述第二組通孔222。
[0043] 類似地，第二電感器206包含多個第二導電路徑或繞組，其共同形成第二導電通 路。所述多個第二導電路徑包含從第一表面216延伸到第二表面218的第三組通孔224以 及從第一表面216延伸到第二表面218的第四組通孔226。所述多個第二導電路徑包含布置 於第一表面216上的第三組跡線212,其連接所述第三組通孔224與所述第四組通孔226。 所述多個第二導電路徑進一步包含布置於第二表面218上的第四組跡線214,其連接所述 第三組通孔224與所述第四組通孔226。
[0044] 如圖示，第一導電路徑或繞組與第二導電路徑或繞組交錯。更具體來說，第一組通 孔220和第三組通孔224布置成第一行，而第二組通孔222和第四組通孔226布置成平行 於第一行的第二行。第一、第二、第三和第四組通孔220、222、224和226分別經定位以使第 一組跡線208能夠與第三組跡線212以二維方式交錯，使得第一組跡線208和第三組跡線 212沿著第一表面216以交替方式布置。類似地，第一、第二、第三和第四組通孔220、222、 224和226分別經定位以使第二組跡線210能夠與第四組跡線214以二維方式交錯，使得第 二組跡線210和第四組跡線214沿著第二表面218以交替方式布置。在此設計中，第一導 電路徑和第二導電路徑共享穿過第一和第二側表面232和234的迴轉軸228。箭頭201指 示Η場線；S卩，在電感器204和206旁邊和穿過電感器204和206的Η場的方向。
[0045] 圖3展示實例性螺線管變壓器設計300的包含隱藏線的軸測視圖，其中第一電感 器304的繞組與第二電感器306的繞組以三維方式交錯。圖4Α展示圖3的實例性螺線管 變壓器設計的第一電感器的包含隱藏線的俯視圖。圖4Β展示圖3的實例性螺線管變壓器 設計的第二電感器的包含隱藏線的俯視圖。箭頭301指示Η場線；S卩，在電感器304和306 旁邊和穿過電感器304和306的Η場的方向。襯底302具有第一表面316和與第一表面 316相對的第二表面318。第一電感器304包含多個第一導電路徑，其共同形成第一導電通 路。所述多個第一導電路徑包含從至少第一表面316延伸到至少第二表面318的第一組通 孔320以及從至少第一表面316延伸到至少第二表面318的第二組通孔322。所述多個第 一導電路徑包含布置於第一表面316上的第一組跡線308,其連接所述第一組通孔320與所 述第二組通孔322。所述多個第一導電路徑進一步包含布置於第二表面318上的第二組跡 線310,其連接所述第一組通孔320與所述第二組通孔322。
[0046] 類似地，第二電感器306包含多個第二導電路徑，其共同形成第二導電通路。所 述多個第二導電路徑包含從至少第一表面316延伸到至少第二表面318的第三組通孔324 以及從至少第一表面316延伸到至少第二表面318的第四組通孔326。所述多個第二導電 路徑包含布置於第一表面316上的第三組跡線312,其連接第三組通孔324與第四組通孔 326。所述多個第二導電路徑進一步包含布置於第二表面318上的第四組跡線314,其連接 第三組通孔324與第四組通孔326。
[0047] 在第一跡線308與第二跡線310之間存在角度Θ。在一些實施方案中，在第三跡 線312與第四跡線314之間也可存在相同角度或不同角度Θ。角度Θ可為用來實現所要 電感或其它電特性的任何合適角度。在一些實施方案中，角度Θ可與跡線或工藝流程準許 的間距一樣小。第一、第二、第三和第四組通孔320、322、324和326分別經定位以使第一組 跡線308和第三組跡線312能夠沿著第一表面316以上覆但電隔離方式布置，且使第二組 跡線310和第四組跡線314能夠沿著第二表面318以上覆但電隔離方式布置。
[0048] 圖5展示例如圖3的變壓器設計300等實例性螺線管變壓器設計的橫截面側視圖 描繪，其中一或多個電介質層使第一電感器304與第二電感器306絕緣。更具體來說，一或 多個電介質層336在第一表面316上使第一跡線308的部分與第三跡線312的部分絕緣。 類似地，一或多個第二電介質層338在第二表面318上使第二跡線310的部分與第四跡線 314的部分絕緣，如圖5展示。電介質層336使第三跡線312能夠在第一表面316上上覆 (但絕緣於）第一跡線308,而電介質層338使第二跡線310能夠在第二表面318上上覆 (但絕緣於）第四跡線314,如圖5展示。此實施方案的有利結果在於通孔和跡線的間距可 加倍。
[0049] 如圖3到5中所示，第一導電路徑與第二導電路徑以三維方式交錯。在一些實施 方案中，第一組通孔320布置成第一行，且第二組通孔322布置成第二行。在一些實施方案 中，第一行通孔320平行於第二行通孔322。在一些實施方案中，第三組通孔324布置成第 三行，且第四組通孔326布置成第四行。在一些實施方案中，第三行通孔324近似平行於第 四行通孔326。在一些實施方案中，第一行通孔320近似平行於第三行通孔324,且第二行 通孔322近似平行於第四行通孔326。
[0050] 在一些實施方案中，第一導電路徑可具有穿過第一和第二側表面332和334的第 一迴轉軸328。第二導電路徑可具有穿過第一和第二側表面332和334的第二迴轉軸330。 在一些實施方案中，第一迴轉軸328從第二迴轉軸330橫向偏移。舉例來說，橫向偏移Δ 可為用來實現所要電感或其它電特性的任何合適長度。在一些實施方案中，所述橫向偏移 可近似匹配於跡線的間距或跡線的寬度和跡線與緊緊相鄰跡線之間的電介質的寬度的組 合距離。這些距離中的一或多者也可與工藝流程準許的距離一樣小。
[0051] 在一些實施方案中，當每一第一導電路徑的長度（第一跡線308、第二跡線310、第 一通孔320和第二通孔322的長度的和）大體上等於每一第二導電路徑的長度（第三跡線 312、第四跡線314、第三通孔324和第四通孔326的長度的和）時，第一導電路徑的數目與 第二導電路徑的數目的比率可表徵變壓器300的變壓比。也就是說，在一些實施方案中，第 一導電路徑的數目（第一電感器的有效匝數）與第二導電路徑的數目（第二電感器的有效 匝數）的比率可表徵變壓器300的變壓比。橫向偏移Λ可實現1 : 1的變壓比，因為所述 偏移也反映於第一和第三行通孔中的偏移以及第二和第四行通孔中的偏移中。這些偏移使 每一第一導電路徑的長度能夠等於每一第二導電路徑的長度。
[0052] 在一些其它實施方案中，第一導電路徑可具有與第二導電路徑的長度不同的長 度，從而實現不同變壓比。在一些其它實施方案中，第一導電路徑的數目可與第二導電路 徑的數目不同，從而實現不同變壓比。舉例來說，在一些實施方案中，第一導電路徑的數目 (第一電感器的有效匝數）可在一到十或更大的範圍中。類似地，第二導電路徑的數目（第 二電感器的有效匝數）可在一到十或更大的範圍中。
[0053] 在此三維實施方案中，因為第一跡線308和第三跡線312在第一表面316上的多 層結構的不同相應層中圖案化，且因為第二跡線310和第四跡線314在相對的第二表面318 上的多層結構的不同相應層中圖案化，所以第一和第二電感器304和306分別的感應耦合 的第一和第二導電通路中的每一者可佔用大體上相同的佔據面積或面積（節省了第一與 第三行通孔320和324之間的寬度以及第二與第四組通孔322和326之間的寬度）。因為 第一和第二導體304和306中的每一者的繞組可佔用大體上相同的佔據面積，所以從表面 332到334的裝置的長度可減小兩倍。因此，與例如圖2的變壓器200相比，變壓器300需 要的總佔據面積可潛在地減小近似2倍。
[0054] 此外，分別與例如圖1和2的變壓器100和200的耦合係數相比，變壓器300的耦 合係數k可增加。圖6展示隨著從分別在圖1、2和3中展示的分別使用變壓器設計100、 200和300的模擬獲得的所施加頻率（以GHz計）而變的耦合係數k的繪圖kl、k2和k3。 在一些實施方案中，變壓器設計300實現在近似0.6到近似0.8的範圍中的k值。圖7展 示隨著從分別在圖1、2和3中展示的分別使用變壓器設計100、200和300的模擬獲得的所 施加頻率（以GHz計）而變的Q因數的繪圖Q1、Q2和Q3。在一些實施方案中，變壓器設計 300實現在近似60到近似100的範圍中的Q因數。在一些實施方案中，變壓器設計300可 在僅實現近似〇. 4到0. 5的範圍中的k值和近似5到近似20的範圍中的Q因數的變壓器 設計100的佔據面積表面積的一半中實現這些k和Q因數值。在一些實施方案中，變壓器 設計300可以僅實現近似0. 4到0. 5的範圍中的k值和近似60到近似100的範圍中的Q 因數的變壓器設計200的佔據面積表面積的一半來實現這些k和Q因數值。
[0055] 圖8展示實例性螺線管變壓器800設計的包含隱藏線的軸測視圖，其中第一電感 器804的繞組與第二電感器806的繞組以三維方式交錯且布置於其內。特定來說，第一電 感器804的整個第一導電通路布置於第二導體806的第二導電通路圍繞其布置的區內。箭 頭1001指示Η場線；S卩，在電感器804和806旁邊和穿過電感器804和806的Η場的方向。
[0056] 襯底802具有第一表面816和與第一表面816相對的第二表面818。第一電感器 804包含多個第一導電路徑，其共同形成第一導電通路。所述多個第一導電路徑包含從至少 第一表面816延伸到至少第二表面818的第一組通孔820以及從至少第一表面816延伸到 至少第二表面818的第二組通孔822。所述多個第一導電路徑包含布置於第一表面816上 的第一組跡線808,其連接所述第一組通孔820與所述第二組通孔822。所述多個第一導電 路徑進一步包含布置於第二表面818上的第二組跡線810,其連接所述第一組通孔820與所 述第二組通孔822。
[0057] 類似地，第二電感器806包含多個第二導電路徑，其共同形成第二導電通路。所述 多個第二導電路徑包含從至少第一表面816延伸到至少第二表面818的第三組通孔824以 及從至少第一表面816延伸到至少第二表面818的第四組通孔826。所述多個第二導電路 徑包含布置於第一表面816上的第三組跡線812,其連接所述第三組通孔824與所述第四組 通孔826。所述多個第二導電路徑進一步包含布置於第二表面818上的第四組跡線814,其 連接所述第三組通孔824與所述第四組通孔826。
[0058] 在第一跡線808與第二跡線810之間存在角度Θ。在一些實施方案中，在第三跡 線812與第四跡線814之間也可存在相同角度或不同角度Θ。角度Θ可為用來實現所要 電感或其它電特性的任何合適角度。在一些實施方案中，角度Θ可與跡線或工藝流程準許 的間距一樣小。第一、第二、第三和第四組通孔820、822、824和826分別經定位以使第一組 跡線808和第三組跡線812能夠沿著第一表面816以上覆方式布置，且使第二組跡線810 和第四組跡線834能夠沿著第二表面818以上覆方式布置。圖9Α展示圖10的實例性螺線 管變壓器設計800的第一電感器804的包含隱藏線的俯視圖。圖9Β展示圖8的實例性螺 線管變壓器設計800的第二電感器806的包含隱藏線的俯視圖。
[0059] 圖10展示例如圖8的變壓器設計800等實例性螺線管變壓器設計的橫截面側視 圖描繪，其中一或多個電介質層使第一電感器與第二電感器絕緣。更具體來說，一或多個電 介質層836在第一表面816上使第一跡線808的部分與第三跡線812的部分絕緣。類似 地，一或多個第二電介質層838在第二表面818上使第二跡線810的部分與第四跡線814 的部分絕緣。電介質層836使第三跡線812能夠在第一表面816上上覆（但絕緣於）第一 跡線808,而電介質層838使第四跡線814能夠在第二表面818上上覆（但絕緣於）第二跡 線 810。
[0060] 在一些實施方案中，第一導電路徑可具有穿過第一和第二側表面832和834的第 一迴轉軸828。第二導電路徑可具有穿過第一和第二側表面832和834的第二迴轉軸830。 在一些實施方案中，第一迴轉軸828與第二迴轉軸830共線。在一些其它實施方案中，第一 迴轉軸828可從第二迴轉軸830橫向偏移。
[0061] 圖11A展示另一實例性螺線管變壓器設計的第一電感器1104的包含隱藏線的俯 視圖，其中第一電感器1104與第二電感器1106以三維方式交錯且布置於其內。圖11B展示 圖11A的實例性螺線管變壓器設計的第二電感器1106的包含隱藏線的俯視圖。在圖11A和 11B中，分別的第一、第二、第三和第四跡線1108、1110、1112和1114以及相應連接通孔可經 布置以實現第一跡線1108與第二跡線1110之間的較小角度Θ (在一些實施方案中，第三 跡線1112與第四跡線1114之間也可存在相同角度Θ或不同角度Θ)，其可導致所有跡線 的較多重疊。舉例來說，第一和第二跡線1108和1110可旋轉（與第一和第二跡線808和 810相比）角度Φ，而第三跡線和第四跡線1112和1114可旋轉（與第三和第四跡線1312和 1314相比）角度γ (可對例如圖3的設計做出類似修改（但未說明）以實現較多重疊）。
[0062] 圖12是描繪用於形成例如圖3的變壓器設計300等變壓器的實例過程1200的流 程圖。在一些實施方案中，過程1200在框1202中以提供例如襯底302等襯底開始。在一 些實施方案中，在框1204中形成穿過襯底的第一、第二、第三和第四行通孔，例如通孔320、 322、324和326。在框1206中可以導電層鍍敷或填充通孔以實現穿過通孔的電傳導。在一 些實施方案中，在框1208中隨後在襯底的第一表面上沉積或圖案化第一導電層，以便形成 例如第一跡線308等第一跡線。舉例來說，所述跡線可通過物理氣相沉積（PVD)然後是一 或多個光刻技術來形成，所述PVD包含熱蒸發一或多個金屬或金屬合金或者濺鍍一或多個 金屬或金屬合金的一或多個目標，所述光刻技術包含例如光致抗蝕劑圖案化、蝕刻和光致 抗蝕劑清潔。所述跡線還可通過晶種層沉積然後是例如光致抗蝕劑圖案化、電或無電鍍敷、 光致抗蝕劑清潔和晶種層移除來形成。
[0063] 在一些實施方案中，過程1200在框1210中以在第一跡線上和周圍沉積例如電介 質層336等一或多個電介質層而繼續。舉例來說，電介質層可通過一或多個化學氣相沉積 (CVD)工藝形成，包含例如低壓力CVD(LPCVD)和等離子增強型CVD(PECVD)。隨後可圖案化 經沉積電介質材料（例如，大部分氧化物）以在所指示處提供絕緣且在所指示處允許到通 孔的電連接。在一些實施方案中，過程1200在框1212中以在第一跡線上沉積或圖案化另 一導電層以形成例如第三跡線312等額外跡線而繼續。舉例來說，所述跡線可通過上文描 述的用於形成跡線的工藝中的任一者來形成。在一些實施方案中，也可在額外跡線上（例 如在第三跡線312上）沉積額外電介質或其它層。
[0064] 在一些實施方案中，在框1214中隨後在襯底的與第一表面相對的第二表面上沉 積或圖案化另一導電層，以便在第二表面上形成例如第四跡線314等額外跡線。舉例來說， 所述跡線可通過上文描述的用於形成跡線的工藝中的任一者來形成。
[0065] 在一些實施方案中，過程1200在框1216中以在這些跡線上和周圍沉積例如電介 質層338等一或多個電介質層而繼續。舉例來說，所述電介質層可通過上文描述的用於形 成電介質層的工藝中的任一者來形成。在一些實施方案中，過程1200在框1218中以在先 前在第二表面上圖案化的跡線上沉積或圖案化另一導電層以形成例如第二跡線310等額 外跡線而繼續。舉例來說，所述跡線可通過上文描述的用於形成跡線的工藝中的任一者來 形成。在一些實施方案中，也可在額外跡線上（例如在第二跡線310上）沉積額外電介質 或其它層。
[0066] 圖13是描繪用於形成例如圖10的變壓器設計800等變壓器的實例過程1300的流 程圖。在一些實施方案中，過程1300在框1302中以提供例如襯底802等襯底開始。在一 些實施方案中，在框1304中形成穿過襯底的第一、第二、第三和第四行通孔，例如通孔820、 822、824和826。在框1306中可以導電層鍍敷或填充通孔以實現穿過通孔的電傳導。在一 些實施方案中，在框1308中隨後在襯底的第一表面上沉積或圖案化第一導電層，以便形成 例如第一跡線808等第一跡線。舉例來說，所述跡線可通過上文描述的用於形成跡線的工 藝中的任一者來形成。
[0067] 在一些實施方案中，過程1300在框1310中以在第一跡線上和周圍沉積例如電介 質層836等一或多個電介質層而繼續。舉例來說，所述電介質層可通過上文描述的用於形 成電介質層的工藝中的任一者來形成。在一些實施方案中，過程1300在框1312中以在第一 跡線上沉積或圖案化另一導電層以形成例如第三跡線812等額外跡線而繼續。舉例來說， 所述跡線可通過上文描述的用於形成跡線的工藝中的任一者來形成。在一些實施方案中， 也可在額外跡線上（例如在第三跡線812上）沉積額外電介質或其它層。
[0068] 在一些實施方案中，在框1314中隨後在襯底的與第一表面相對的第二表面上沉 積或圖案化第二導電層，以便在第二表面上形成例如第二跡線814等額外跡線。舉例來說， 所述跡線可通過上文描述的用於形成跡線的工藝中的任一者來形成。
[0069] 在一些實施方案中，過程1300在框1316中以在這些跡線上和周圍沉積例如電介 質層838等一或多個電介質層而繼續。舉例來說，所述電介質層可通過上文描述的用於形 成電介質層的工藝中的任一者來形成。在一些實施方案中，過程1300在框1318中以在先前 在第二表面上圖案化的第二跡線上沉積或圖案化另一導電層以形成例如第四跡線814等 額外跡線而繼續。舉例來說，所述跡線可通過上文描述的用於形成跡線的工藝中的任一者 來形成。在一些實施方案中，也可在額外跡線上（例如在第四跡線814上）沉積額外電介 質或其它層。
[0070] 在一些實施方案中，上述襯底中的任一者可為高電阻率半傳導襯底。在一些實施 方案中，襯底可具有在近似100 μ m到近似5000 μ m的範圍中的長度ls,在近似100 μ m到近 似5000 μπι的範圍中的寬度ws，和在近似100 μ m到近似800 μ m的範圍中的高度或厚度h。
[0071] 在一些實施方案中，襯底可由顯示器級玻璃（例如鹼土硼鋁矽酸鹽）或鹼石灰玻 璃製成。其它合適的絕緣材料包含矽酸鹽玻璃，例如鹼土鋁矽酸鹽、硼矽酸鹽或改質硼矽酸 鹽。而且，在一些實施方案中也可使用陶瓷材料，例如氧化鋁（A10X)、氧化釔（Y 203)、氮化硼 (ΒΝ)、碳化矽（SiC)、氮化鋁（Α1Ν)和氮化鎵（GaNx)。在一些其它實施方案中，可使用高電 阻率Si。在一些實施方案中，也可使用絕緣體上矽（SOI)襯底、砷化鎵（GaAs)襯底、磷化銦 (InP)襯底和例如與柔性電子器件相關聯的塑料（聚萘二甲酸乙二醇酯或聚對苯二甲酸乙 二醇酯）襯底。
[0072] 在一些實施方案中，上述通孔中的任一者可通過蝕刻穿過相應襯底來產生。在一 些其它實施方案中，通孔可通過微加工、鑽孔或通過其它合適手段來產生。在一些實施方案 中，隨後在通孔的表面上鍍敷或另外沉積一或多個導電層，使得通孔可將電流從襯底的第 一表面上或上方的跡線中的相應者傳導到襯底的第二表面上或上方的跡線中的相應者。舉 例來說，在一些實施方案中，以導電金屬或金屬合金鍍敷通孔。舉例來說，可以鎳（Ni)、鋁 (A1)、銅（Cu)、鈦（Ti)、氮化鋁（A1N)、氮化鈦（TiN)、鋁銅（AlCu)、鑰（Mo)、鋁矽（AlSi)、鉬 (Pt)、鎢（W)、釕（Ru)或其它適當或合適材料或其組合來鍍敷通孔。在一些實施方案中，通 孔可具有在近似20 μ m到近似200 μ m的範圍中的寬度或直徑，而通孔內的導電層可具有在 近似1 μ m到近似30 μ m的範圍中的厚度，或甚至完全填充通孔的體積。
[0073] 在一些實施方案中，上述跡線中的任一者可通過掩蔽和濺鍍或另外圖案化和沉積 一或多個導電層來產生。舉例來說，在一些實施方案中，可以鎳（Ni)、鋁（A1)、銅（Cu)、鈦 (Ti)、氮化鋁（A1N)、氮化鈦（TiN)、鋁銅（AlCu)、鑰（Mo)、鋁矽（AlSi)、鉬（Pt)、鎢（W)、釕 (Ru)或其它適當或合適材料或其組合來鍍敷或另外形成跡線。在一些實施方案中，跡線可 具有在近似100 μ m到近似2000 μ m的範圍中的長度,在近似20 μ m到近似300 μ m的範圍 中的寬度，和在近似1 μ m到近似30 μ m的範圍中的厚度。
[0074] 在一些實施方案中，上述電介質層中的任一者可通過掩蔽、圖案化、蝕刻或通過其 它光刻技術來產生。舉例來說，在一些實施方案中，電介質層可從氧化矽（SiO x)、氮化矽 (SiNx)或氧氮化矽（SiON)形成。在一些其它實施方案中，電介質層可由聚醯亞胺或苯並環 丁烯（BCB)或類似材料形成，其由於不需要光致抗蝕劑（因為已經可光圖案化）而可為合 意的。在一些實施方案中，電介質層可具有大於或等於鄰近跡線的厚度的厚度。
[0075] 為了描述本發明的創新方面的目的，本文的描述是針對某些實施方案。然而所屬 領域的技術人員將容易認識到，本文的教示可以多種不同方式應用。所描述實施方案可在 可經配置以顯示圖像（無論是運動中（例如，視頻）還是靜止（例如，靜態圖像）且無論是 文字、圖形還是圖片）的任何裝置或系統中實施。更特定來說，預期所描述實施方案可包 含在多種電子裝置中或與多種電子裝置相關聯，所述裝置例如（但不限於）：行動電話、具 有多媒體網際網路功能的蜂窩式電話、移動電視接收器、無線裝置、智慧型電話、Bluetooth?裝 置、個人數據助理（PDA)、無線電子郵件接收器、手持式或可攜式計算機、上網本、筆記本、智 能本、平板計算機、印表機、複印機、掃描儀、傳真裝置、GPS接收器/導航儀、相機、MP3播放 器、攝錄機、遊戲控制臺、腕錶、時鐘、計算器、電視監視器、平板顯示器、電子閱讀裝置（即， 電子閱讀器）、計算機監視器、汽車顯示器（包含裡程表和速度計顯示器等等）、駕駛艙控制 件和/或顯示器、相機視圖顯示器（例如交通工具中的後視相機的顯示器）、電子相片、電子 公告牌或標誌、投影儀、建築結構、微波、電冰箱、立體聲系統、盒帶錄音機或播放器、DVD播 放器、CD播放器、VCR、無線電、可攜式存儲器晶片、洗衣機、乾衣機、洗衣機/乾衣機、停車計 時器、封裝（例如在機電系統（EMS)、微機電系統（MEMS)和非MEMS應用中）、美學結構（例 如，一件珠寶上的圖像顯示）以及多種EMS裝置。本文的教示也可用於非顯示器應用中，例 如（但不限於）電子切換裝置、射頻濾波器、傳感器、加速度計、陀螺儀、運動感測裝置、磁力 計、用於消費型電子器件的慣性組件、消費型電子器件產品的零件、變抗器、液晶裝置、電泳 裝置、驅動方案、製造工藝和電子測試設備。因此，所述教示既定不限於僅在圖中描繪的實 施方案，而是具有廣泛適用性，如所屬領域的技術人員將容易明了。
[0076] 所描述實施方案可應用的合適的EMS或MEMS裝置的實例是反射性顯示裝置。反 射性顯示裝置可併入有幹涉式調製器（IM0D)以使用光學幹涉的原理選擇性地吸收和/或 反射入射於其上的光。頂0D可包含吸收器、相對於吸收器可移動的反射器，以及界定於吸收 器與反射器之間的光學諧振腔。反射器可移動到兩個或兩個以上不同位置，其可改變光學 諧振腔的大小且進而影響頂0D的反射率。頂0D的反射光譜可產生相當寬的光譜帶，其可在 可見波長上移位以產生不同顏色。通過改變光學諧振腔的厚度，即通過改變反射器的位置， 可調整光譜帶的位置。
[0077] 圖14A展示描繪IM0D顯示裝置的一系列像素中的兩個鄰近像素的等距視圖的實 例。IMOD顯示裝置包含一或多個幹涉式MEMS顯示元件。在這些裝置中，MEMS顯示元件的 像素可處於亮或暗狀態。在亮（"鬆弛"、"打開"或"接通"）狀態中，顯示元件將入射可見 光的大部分反射到例如用戶。相反，在暗（"激活"、"關閉"或"斷開"）狀態中，顯示元件反 射極少的入射可見光。在一些實施方案中，接通和斷開狀態的光反射性質可反轉。MEMS像 素可經配置以主要在特定波長處反射，從而允許除了黑色和白色之外的彩色顯示。
[0078] IM0D顯示裝置可包含IM0D的行/列陣列。每一 IM0D可包含一對反射層，即可 移動反射層和固定部分反射層，其定位於彼此的可變且可控距離處以形成氣隙（也稱為光 學間隙或腔）。所述可移動反射層可在至少兩個位置之間移動。在第一位置（即，鬆弛位 置）中，可移動反射層可定位於距固定部分反射層相對大的距離處。在第二位置（即，激活 位置）中，可移動反射層可較靠近部分反射層而定位。從所述兩個層反射的入射光可取決 於可移動反射層的位置而相長地或相消地幹涉，從而產生每一像素的總體反射或非反射狀 態。在一些實施方案中，IM0D可在未經激活時處於反射狀態，從而反射具有可見光譜的光， 且可在未經激活時處於暗狀態，從而反射可見範圍之外的光（例如紅外光）。然而在一些其 它實施方案中，頂0D可在未經激活時處於暗狀態，且在經激活時處於反射狀態。在一些實 施方案中，所施加電壓的引入可驅動像素改變狀態。在一些其它實施方案中，所施加電荷可 驅動像素改變狀態。
[0079] 圖14A中的像素陣列的所描繪部分包含兩個鄰近MOD 12。在左邊（如所說明） 的IM0D 12中，可移動反射層14說明為處於距包含部分反射層的光學堆疊16預定距離處 的鬆弛位置中。在左邊的頂0D 12上施加的電壓V0不足以造成可移動反射層14的激活。 在右邊的IM0D 12中，可移動反射層14說明為處於接近或鄰近於光學堆疊16的激活位置 中。在右邊的頂0D 12上施加的電壓Vbias足以維持可移動反射層14處於激活位置。
[0080] 在圖14A中，以指示入射於像素12上的光的箭頭13和從左邊的頂0D 12反射的 光15 -般地說明像素12的反射性質。雖然未詳細說明，但所屬領域的技術人員將了解，入 射於像素12上的大部分光13將朝向光學堆疊16透射通過透明襯底20。入射於光學堆疊 16上的光的一部分將透射通過光學堆疊16的部分反射層，且一部分將反射回通過透明襯 底20。光13的透射通過光學堆疊16的部分將在可移動反射層14處朝向（且通過）透明 襯底20反射回。從光學堆疊16的部分反射層反射的光與從可移動反射層14反射的光之 間的幹涉（相長或相消）將確定從IM0D 12反射的光15的波長。
[0081] 光學堆疊16可包含單個層或若干層。所述層可包含電極層、部分反射且部分透射 層和透明電介質層中的一或多者。在一些實施方案中，光學堆疊16是導電的、部分透明且 部分反射的，且可例如通過將以上層中的一或多者沉積到透明襯底20上來製造。電極層可 從多種材料形成，例如各種金屬，例如氧化銦錫（ΙΤ0)。部分反射層可從部分反射的多種材 料形成，例如各種金屬（例如，鉻（Cr))、半導體和電介質。部分反射層可由一或多個材料 層形成，且所述層中的每一者可由單一材料或材料組合形成。在一些實施方案中，光學堆疊 16可包含單一半透明厚度的金屬或半導體，其用作光學吸收器和導體兩者，而（例如，光學 堆疊16的或IM0D的其它結構的）不同的較導電的層或部分可用以在IM0D像素之間匯流 信號。光學堆疊16還可包含一或多個絕緣或電介質層，其覆蓋一或多個導電層或導電/吸 收層。
[0082] 在一些實施方案中，光學堆疊16的層可經圖案化為平行條帶，且可形成如下文進 一步描述的顯示裝置中的行電極。如所屬領域的技術人員將了解，本文使用術語"圖案化" 來指代掩蔽以及蝕刻工藝。在一些實施方案中，例如鋁（A1)等高度導電且反射的材料可用 於可移動反射層14,且這些條帶可形成顯示裝置中的列電極。可移動反射層14可形成為經 沉積的一或多個金屬層的一系列平行條帶（與光學堆疊16的行電極正交）以形成沉積於 柱18的頂部上的列以及沉積於柱18之間的介入犧牲材料。當犧牲材料被蝕刻掉時，經界 定間隙19或光學腔可形成於可移動反射層14與光學堆疊16之間。在一些實施方案中，柱 18之間的分隔可為近似l-800um，而間隙19可小於10, 000埃(A)。
[0083] 在一些實施方案中，無論處於激活還是鬆弛狀態，頂0D的每一像素都本質上是由 固定和移動反射層形成的電容器。當未施加電壓時，可移動反射層14保留在機械鬆弛狀 態，如圖14A中左邊的MOD 12說明，其中在可移動反射層14與光學堆疊16之間具有間隙 19。然而，當將電位差（例如，電壓）施加於選定行和列中的至少一者時，在對應像素的行 和列電極的相交點處形成的電容器變為充電，且靜電力將電極拉動在一起。如果所施加電 壓超過閾值，那麼可移動反射層14可變形且移動接近或抵靠光學堆疊16。光學堆疊16內 的電介質層（未圖示）可防止短路，且控制層14與16之間的分隔距離，如圖14A中右邊的 經激活IM0D 12說明。無論所施加電位差的極性如何，所述行為都相同。雖然陣列中的一 系列像素在一些實例中可稱為"行"或"列"，但所屬領域的技術人員將容易了解，將一個方 向稱為"行"且將另一方向稱為"列"是任意的。換句話說，在一些定向中，行可視為列，且 列可視為行。此外，顯示元件可均勻地布置成正交的行和列（"陣列"），或布置成非線性配 置，例如具有相對於彼此的特定位置偏移（"馬賽克"）。術語"陣列"和"馬賽克"可指代任 一配置。因此，雖然將顯示器稱為包含"陣列"或"馬賽克"，但在任一實例中元件自身不需 要彼此正交布置或以均勻分布安置，但可包含具有不對稱形狀和不均勻分布元件的布置。
[0084] 圖14B展示描繪併入有3x3M0D顯示器的電子裝置的系統框圖的實例。圖14B中 描繪的電子裝置表示其中可併入根據上文相對於圖1到13描述的實施方案構造的壓電諧 振器變壓器的一個實施方案。裝置11併入其中的電子裝置可例如形成上文陳述的多種電 裝置和機電系統裝置中的任一者的部分或全部，包含顯示器和非顯示器應用。
[0085] 此處，電子裝置包含控制器21，其可包含一或多個通用單晶片或多晶片微處理器， 例如 ARM?、Pentium?、8051、MIPS?、Power PC&或ALPHA?,或專用微處理器，例如 數位訊號處理器、微控制器或可編程門陣列。控制器21可經配置以執行一或多個軟體模 塊。除了執行作業系統之外，控制器21還可經配置以執行一或多個軟體應用程式，包含網 絡瀏覽器、電話應用程式、電子郵件程序或任何其它軟體應用程式。
[0086] 控制器21經配置以與裝置11通信。控制器21還可經配置以與陣列驅動器22通 信。陣列驅動器22可包含將信號提供到例如顯示陣列或面板30的行驅動器電路24和列 驅動器電路26。雖然圖14B為了清楚而展示3x3M0D陣列，但顯示陣列30可含有極大數 目的M0D，且可在行中具有與列中不同數目的M0D，且反之亦然。控制器21和陣列驅動器 22可有時在本文稱為"邏輯裝置"和/或"邏輯系統"的部分。
[0087] 圖15A和15B展示描繪包含多個MOD的顯示裝置40的系統框圖的實例。顯示裝 置40可為例如智慧型電話、蜂窩式或行動電話。然而，顯示裝置40的相同組件或其稍微變型 也說明各種類型的顯示裝置，例如電視機、平板計算機、電子閱讀器、手持式裝置和可攜式 媒體播放器。
[0088] 顯示裝置40包含外殼41、顯示器30、天線43、揚聲器45、輸入裝置48和麥克風46。 外殼41可由多種製造工藝中的任一者形成，包含注射模製和真空成形。另外，外殼41可由 多種材料中的任一者製成，包含（但不限於）：塑料、金屬、玻璃、橡膠和陶瓷，或其組合。外 殼41可包含可裝卸式部分（未圖示），其可與不同顏色的其它可裝卸式部分互換，或含有不 同的標誌、圖片或符號。
[0089] 顯示器30可為多種顯示器中的任一者，包含雙穩態或模擬顯示器，如本文描述。 顯示器30還可經配置以包含平板顯示器，例如等離子、EL、OLED、STN IXD或TFTIXD，或非 平板顯示器，例如CRT或其它顯像管裝置。另外，顯示器30可包含MOD顯示器，如本文描 述。
[0090] 圖15B中示意性說明顯示裝置40的組件。顯示裝置40包含外殼41且可包含至 少部分地封閉於其中的額外組件。舉例來說，顯示裝置40包含網絡接口 27,其包含耦合到 收發器47的天線43。收發器47連接到處理器21，所述處理器連接到調節硬體52。調節硬 件52可經配置以調節信號（例如，對信號進行濾波）。調節硬體52連接到揚聲器45和麥 克風46。處理器21還連接到輸入裝置48和驅動器控制器29。驅動器控制器29耦合到幀 緩衝器28和陣列驅動器22,所述陣列驅動器又耦合到顯示陣列30。在一些實施方案中，電 力供應器50可將電力提供到特定顯示裝置40設計中的大體上所有組件。
[0091] 網絡接口 27包含天線43和收發器47,使得顯示裝置40可經由網絡與一或多 個裝置通信。網絡接口 27還可具有一些處理能力以減輕例如處理器21的數據處理要 求。天線43可發射和接收信號。在一些實施方案中，天線43根據IEEE 16. 11標準（包 含 IEEE16. 11(a)、（b)或（g))或 IEEE 802. 11 標準（包含 IEEE 802. 11a、b、g、η)及其另 外的實施方案來發射和接收RF信號。在一些其它實施方案中，天線43根據藍牙標準發射 和接收RF信號。在蜂窩式電話的情況中，天線43經設計以接收碼分多址（CDMA)、頻分多 址（FDMA)、時分多址（TDMA)、全球移動通信系統（GSM)、GSM/通用分組無線服務（GPRS)、 增強型數據GSM環境（EDGE)、陸地幹線無線電（TETRA)、寬帶CDMA (W-CDMA)、演進數據優化 (EV-DO)、lxEV-D0、EV-D0修訂A、EV-D0修訂B、高速包接入（HSPA)、高速下行鏈路包接入 (HSDPA)、高速上行鏈路包接入（HSUPA)、演進高速包接入（HSPA+)、長期演進（LTE)、AMPS或 用以在無線網絡內通信的其它已知信號，例如利用3G或4G技術的系統。收發器47可預處 理從天線43接收的信號以使得所述信號可由處理器21接收且進一步操縱。收發器47還 可處理從處理器21接收的信號以使得所述信號可從顯示裝置40經由天線43發射。
[0092] 在一些實施方案中，收發器47可由接收器代替。另外，在一些實施方案中，網絡接 口 27可由圖像源代替，所述圖像源可存儲或產生將發送到處理器21的圖像數據。處理器 21可控制顯示裝置40的總體操作。處理器21從網絡接口 27或圖像源接收例如壓縮圖像 數據等數據，且將數據處理為原始圖像數據或容易處理為原始圖像數據的格式。處理器21 可將經處理數據發送到驅動器控制器29或幀緩衝器28用於存儲。原始數據通常指代識別 圖像內的每一位置處的圖像特性的信息。舉例來說，此圖像特性可包含顏色、飽和度和灰度 級。
[0093] 處理器21可包含微控制器、CPU或邏輯單元以控制顯示裝置40的操作。調節硬 件52可包含用於將信號發射到揚聲器45和用於從麥克風46接收信號的放大器和濾波器。 調節硬體52可為顯示裝置40內的離散組件，或可併入到處理器21或其它組件內。
[0094] 驅動器控制器29可直接從處理器21或從幀緩衝器28取得由處理器21產生的原 始圖像數據，且可適當再格式化原始圖像數據以用於高速發射到陣列驅動器22。在一些實 施方案中，驅動器控制器29可將原始圖像數據再格式化為具有光柵狀格式的數據流，使得 其具有適合於在顯示陣列30上掃描的時間次序。隨後，驅動器控制器29將經格式化信息發 送到陣列驅動器22。雖然例如LCD控制器等驅動器控制器29經常作為獨立集成電路（1C) 與系統處理器21相關聯，但此些控制器可以許多方式實施。舉例來說，控制器可作為硬體 嵌入於處理器21中，作為軟體嵌入於處理器21中，或以硬體與陣列驅動器22完全集成。 [0095] 陣列驅動器22可從驅動器控制器29接收經格式化信息，且可將視頻數據再格式 化為平行的一組波形，所述波形每秒許多次施加到來自顯示器的x-y像素矩陣的數百條且 有時數千條（或更多）引線。
[0096] 在一些實施方案中，驅動器控制器29、陣列驅動器22和顯示陣列30適用於本文描 述的類型的顯示器中的任一者。舉例來說，驅動器控制器29可為常規顯示器控制器或雙穩 態顯示器控制器（例如IM0D控制器）。另外，陣列驅動器22可為常規驅動器或雙穩態顯示 器驅動器（例如IM0D顯不器驅動器）。而且，顯不陣列30可為常規顯不陣列或雙穩態顯不 陣列（例如包含IM0D陣列的顯示器）。在一些實施方案中，驅動器控制器29可與陣列驅動 器22集成。此實施方案可用於高度集成系統中，例如行動電話、可攜式電子裝置、手錶或小 面積顯示器。
[0097] 在一些實施方案中，輸入裝置48可經配置以允許例如用戶控制顯示裝置40的操 作。輸入裝置48可包含例如QWERTY鍵盤或電話小鍵盤等小鍵盤、按鈕、開關、搖臂開關、觸 敏屏幕、與顯示陣列30集成的觸敏屏幕，或者壓敏或熱敏薄膜。麥克風46可經配置為用於 顯示裝置40的輸入裝置。在一些實施方案中，通過麥克風46的話音命令可用於控制顯示 裝置40的操作。
[0098] 電力供應器50可包含多種能量存儲裝置。舉例來說，電力供應器50可為可再充 電電池，例如鎳鎘電池或鋰離子電池。在使用可再充電電池的實施方案中，可再充電電池可 使用來自例如壁裝插座或光伏裝置或陣列的電力充電。或者，可再充電電池可無線地充電。 電力供應器50還可為可再新能量源、電容器或太陽能電池，包含塑料太陽能電池或太陽能 電池塗料。電力供應器50還可經配置以從壁裝插座接收電力。
[0099] 在一些實施方案中，控制可編程性駐留於可位於電子顯示系統中的若干處的驅動 器控制器29中。在一些其它實施方案中，控制可編程性駐留於陣列驅動器22中。上述優 化可以任何數目的硬體和/或軟體組件且以各種配置實施。
[0100] 結合本文揭示的實施方案描述的各種說明性邏輯、邏輯塊、模塊、電路和算法步驟 可實施為電子硬體、計算機軟體或兩者的組合。硬體與軟體的可互換性已大體上在功能性 方面描述且在上述各種說明性組件、塊、模塊、電路和步驟中說明。此功能性以硬體還是軟 件實施取決於特定應用和強加於總體系統的設計約束。
[0101] 結合本文揭示的方面描述的用以實施各種說明性邏輯、邏輯塊、模塊和電路的硬 件和數據處理設備可以通用單晶片或多晶片處理器、數位訊號處理器（DSP)、專用集成電路 (ASIC)、現場可編程門陣列（FPGA)或其它可編程邏輯裝置、離散門或電晶體邏輯、離散硬 件組件或其經設計以執行本文描述的功能的任一組合來實施或執行。通用處理器可為微處 理器，或可為任何常規處理器、控制器、微控制器或狀態機。處理器也可實施為計算裝置的 組合，例如DSP與微處理器的組合、多個微處理器、結合DSP核心的一或多個微處理器，或任 何其它此類配置。在一些實施方案中，特定步驟和方法可由特定於給定功能的電路執行。
[0102] 在一或多個方面中，所描述功能可以硬體、數字電子電路、計算機軟體、固件（包 含本說明書中揭示的結構及其結構等效物）或其任一組合來實施。本說明書中描述的標的 物的實施方案也可實施為編碼於計算機存儲媒體上的一或多個電腦程式，即電腦程式 指令的一或多個模塊，以用於由數據處理設備執行或控制數據處理設備的操作。
[0103] 所屬領域的技術人員可容易明了對本發明中描述的實施方案的各種修改，且在不 脫離本發明的精神或範圍的情況下可將本文界定的一般原理應用於其它實施方案。因此， 權利要求書既定不限於本文展示的實施方案，而是應被賦予與本發明、本文揭示的原理和 新穎特徵一致的最廣範圍。另外，所屬領域的技術人員將容易了解，術語"上部"和"下部" 是為便於描述圖式而有時使用，且指示對應於圖式在適當定向頁上的定向的相對位置，且 可能不反映所實施的IM0D的適當定向。
[0104] 在本說明書中在分開的實施方案的上下文中描述的某些特徵也可在單個實施方 案中組合地實施。相反，在單個實施方案的上下文中描述的各種特徵也可分開地在多個實 施方案中或以任一合適的子組合來實施。而且，雖然上文可將特徵描述為以某些組合起作 用且甚至初始如此主張，但來自所主張組合的一或多個特徵在一些情況下可從所述組合排 除，且所主張組合可針對子組合或子組合的變型。
[0105] 類似地，雖然在圖中以特定次序描繪操作，但這不應理解為要求以所展示的特定 次序或以循序次序執行此些操作或要求執行所有所說明操作來實現合意的結果。此外，圖 式可以流程圖的形式示意性描繪一或多個實例性過程。然而，在示意性說明的實例性過程 中可併入未描繪的其它操作。舉例來說，可在所說明操作中的任一者之前、之後、同時或之 間執行一或多個額外操作。在某些情況下，多任務和並行處理可為有利的。而且，在上述實 施方案中各種系統組件的分離不應理解為在所有實施方案中都要求此種分離，且應了解， 所描述的程序組件和系統一般可共同集成於單個軟體產品中或封裝到多個軟體產品中。另 夕卜，其它實施方案在所附權利要求書的範圍內。在一些情況下，權利要求書中陳述的動作可 以不同次序執行且仍實現合意的結果。
【權利要求】
1. 一種裝置，其包括： 襯底，其具有第一表面和第二表面； 第一感應布置，其包含共同形成第一導電通路的多個第一導電路徑，所述第一導電通 路具有第一迴轉軸，所述多個第一導電路徑包含至少從所述第一表面延伸到所述第二表面 的第一組通孔、至少從所述第一表面延伸到所述第二表面的第二組通孔、布置於所述第一 表面上的連接所述第一組通孔與所述第二組通孔的第一組跡線，以及布置於所述第二表面 上的連接所述第一組通孔與所述第二組通孔的第二組跡線； 第二感應布置，其與所述第一感應布置感應耦合且交錯並且包含共同形成第二導電通 路的多個第二導電路徑，所述第二導電通路具有第二迴轉軸，所述第一迴轉軸的至少部分 在所述第二感應布置內延伸，所述第二迴轉軸的至少部分在所述第一感應布置內延伸，所 述多個第二導電路徑包含至少從所述第一表面延伸到所述第二表面的第三組通孔、至少從 所述第一表面延伸到所述第二表面的第四組通孔、布置於所述第一表面上的連接所述第三 組通孔與所述第四組通孔的第三組跡線，以及布置於所述第二表面上的連接所述第三組通 孔與所述第四組通孔的第四組跡線； 第一組一或多個電介質層，其使所述第一組跡線的部分與所述第三組跡線的部分絕 緣；以及 第二組一或多個電介質層，其使所述第二組跡線的部分與所述第四組跡線的部分絕 緣。
2. 根據權利要求1所述的裝置，其中： 所述第一組通孔沿著第一行布置且所述第二組通孔沿著第二行布置，所述第一組跡線 中的每一者在所述第一表面上連接來自所述第一行的通孔與來自所述第二行的通孔，所述 第二組跡線中的每一者在所述第二表面上連接來自所述第一行的通孔與來自所述第二行 的通孔；且 所述第三組通孔沿著第三行布置且所述第四組通孔沿著第四行布置，所述第三組跡線 中的每一者在第三表面上連接來自所述第三行的通孔與來自所述第四行的通孔，所述第四 組跡線中的每一者在所述第二表面上連接來自所述第三行的通孔與來自所述第四行的通 孔。
3. 根據權利要求2所述的裝置，其中： 所述第一行與所述第二行大體上平行；且 所述第三行與所述第四行大體上平行。
4. 根據權利要求2或3所述的裝置，其中： 所述第一行與所述第三行大體上平行；且 所述第二行與所述第四行大體上平行。
5. 根據任一前述權利要求所述的裝置，其中： 所述第一組跡線由在所述第一表面上沉積且圖案化的第一導電層形成； 使所述第一跡線的部分與所述第三跡線的部分絕緣的所述第一組一或多個電介質層 包含在所述第一表面上沉積且圖案化以便覆蓋所述第一組跡線的部分的第一電介質層； 所述第三組跡線由在所述第一電介質層上沉積且圖案化的第三導電層形成； 所述第二組跡線由在所述第二表面上沉積且圖案化的第二導電層形成； 使所述第二跡線的部分與所述第四跡線的部分絕緣的所述第二組一或多個電介質層 包含在所述第二表面上沉積且圖案化以便覆蓋所述第二組跡線的部分的第二電介質層；且 所述第四組跡線由在所述第二電介質層上沉積且圖案化的第四導電層形成。
6. 根據任一前述權利要求所述的裝置，其中所述多個第一導電路徑完全布置於在所述 多個第二導電路徑內的區內。
7. 根據權利要求1到4中任一權利要求所述的裝置，其中： 所述第一組跡線由在所述第一表面上沉積且圖案化的第一導電層形成； 使所述第一跡線的部分與所述第三跡線的部分絕緣的所述一或多個電介質層包含在 所述第一表面上沉積且圖案化以便覆蓋所述第一組跡線的部分的第一電介質層； 所述第三組跡線由在所述第一電介質層上沉積且圖案化的第三導電層形成； 所述第四組跡線由在所述第二表面上沉積且圖案化的第四導電層形成； 使所述第二跡線的部分與所述第四跡線的部分絕緣的所述一或多個電介質層包含在 所述第二表面上沉積且圖案化以便覆蓋所述第四組跡線的部分的第二電介質層；且 所述第二組跡線由在所述第二電介質層上沉積且圖案化的第二導電層形成。
8. 根據任一權利要求7所述的裝置，其中所述第一迴轉軸從所述第二迴轉軸橫向偏 移。
9. 根據權利要求8所述的裝置，其中所述第一迴轉軸平行於所述第二迴轉軸。
10. 根據權利要求8或9所述的裝置，其中由於所述橫向偏移，所述第一導電路徑的有 效匝數和所述第二導電路徑的有效匝數大體上相等，使得所述第一感應布置與所述第二感 應布置以大體上1:1的變壓比感應耦合。
11. 根據任一前述權利要求所述的裝置，其中所述襯底由玻璃、藍寶石或石英形成。
12. 根據任一前述權利要求所述的裝置，其中： 所述襯底在所述第一和所述第二感應布置兩者內的所述區內所述襯底內的磁場線與 所述第一和所述第二表面平行。
13. -種方法，其包括： 提供襯底； 在所述襯底中形成各自穿過所述襯底從所述襯底的第一表面延伸到所述襯底的第二 表面的多個通孔，所述多個通孔包含第一組通孔、第二組通孔、第三組通孔和第四組通孔； 在所述襯底的所述第一表面上沉積第一導電層以形成第一組跡線，所述第一組跡線各 自連接來自所述第一組通孔的通孔與來自所述第二組通孔的通孔； 在所述第一跡線的部分上沉積一或多個第一電介質層； 在所述第一電介質層上沉積第三導電層以形成第三組跡線，所述第三組跡線各自連接 來自所述第三組通孔的通孔與來自所述第四組通孔的通孔； 在所述襯底的所述第二表面上沉積第四導電層以形成第四組跡線，所述第四組跡線各 自連接來自所述第三組通孔的通孔與來自所述第四組通孔的通孔； 在所述第四跡線的部分上沉積一或多個第二電介質層；以及 在所述第二電介質層上沉積第二導電層以形成第二組跡線，所述第二組跡線各自連接 來自所述第一組通孔的通孔與來自所述第二組通孔的通孔。
14. 根據權利要求13所述的方法，其進一步包括以導電材料鍍敷或填充所述多個通 孔。
15. 根據權利要求14所述的方法，其中： 所述第一組通孔、所述第二組通孔、所述第一組跡線和所述第二組跡線形成第一感應 布置的至少一部分，所述第一感應布置包含共同形成第一導電通路的多個第一導電路徑， 所述第一導電通路具有第一迴轉軸； 所述第三組通孔、所述第四組通孔、所述第三組跡線和所述第四組跡線形成第二感應 布置的至少一部分，所述第二感應布置包含共同形成第二導電通路的多個第二導電路徑， 所述第二導電通路具有第二迴轉軸，所述第二迴轉軸從所述第一迴轉軸橫向偏移；且 所述第二感應布置與所述第一感應布置感應耦合且交錯。
16. 根據權利要求15所述的方法，其中： 所述第一迴轉軸在所述第二感應布置內延伸；且 所述第二迴轉軸在所述第一感應布置內延伸。
17. 根據權利要求15或16所述的方法，其中由於所述橫向偏移，所述第一導電路徑的 有效匝數和所述第二導電路徑的有效匝數大體上相等，使得所述第一感應布置與所述第二 感應布置以大體上1:1的變壓比感應耦合。
18. -種裝置，其包括： 襯底，其具有第一表面和第二表面； 第一感應裝置，其包含共同形成第一導電通路的多個第一導電路徑，所述第一導電通 路具有第一迴轉軸，所述多個第一導電路徑包含至少從所述第一表面延伸到所述第二表面 的第一組通孔裝置、至少從所述第一表面延伸到所述第二表面的第二組通孔裝置、布置於 所述第一表面上的連接所述第一組通孔裝置與所述第二組通孔裝置的第一組導電裝置，以 及布置於所述第二表面上的連接所述第一組通孔裝置與所述第二組通孔裝置的第二組導 電裝置； 第二感應裝置，其與所述第一感應裝置感應耦合且交錯並且包含共同形成第二導電通 路的多個第二導電路徑，所述第二導電通路具有第二迴轉軸，所述第一迴轉軸的至少部分 在所述第二感應裝置內，所述第二迴轉軸在所述第一感應裝置內，所述多個第二導電路徑 包含至少從所述第一表面延伸到所述第二表面的第三組通孔裝置、至少從所述第一表面延 伸到所述第二表面的第四組通孔裝置、布置於所述第一表面上的連接所述第三組通孔裝置 與所述第四組通孔裝置的第三組導電裝置，以及布置於所述第二表面上的連接所述第三組 通孔裝置與所述第四組通孔裝置的第四組導電裝置； 第一組一或多個電介質裝置，其使所述第一導電裝置的部分與所述第三導電裝置的部 分絕緣；以及 第二組一或多個電介質裝置，其使所述第二導電裝置的部分與所述第四導電裝置的部 分絕緣。
19. 根據權利要求18所述的裝置，其中所述多個第一導電路徑完全布置於在所述多個 第二導電路徑內的區內。
20. 根據權利要求18所述的裝置，其中所述第一迴轉軸從所述第二迴轉軸橫向偏移。
21. 根據權利要求20所述的裝置，其中由於所述橫向偏移，所述第一導電路徑的有效 匝數和所述第二導電路徑的有效匝數大體上相等，使得所述第一感應裝置與所述第二感應 裝置以大體上1:1的變壓比感應耦合。
【文檔編號】H01F17/00GK104272406SQ201380023113
【公開日】2015年1月7日 申請日期:2013年4月18日 優先權日:2012年5月3日
【發明者】智升·羅, 龍海·金, 左誠傑, 章漢·霍比·雲 申請人:高通Mems科技公司