多晶片雙寫入的製作方法
2023-10-06 07:24:24 1
背景技術：
本申請涉及對如半導體快閃記憶體等可重新編程非易失性存儲器的操作。
能夠對電荷進行非易失性存儲的固態存儲器(特別是採取被封裝為小形狀因數卡的eeprom和閃速eeprom的形式)已經變成各種移動和手持式設備(尤其是信息電器和消費者電子產品)中的精選存儲設備。不像同樣作為固態存儲器的ram(隨機存取存儲器)，快閃記憶體是非易失性的並且甚至在關掉電源之後保留其存儲數據。而且，不像rom(只讀存儲器)，類似於磁碟存儲設備，快閃記憶體是可重寫的。
閃速eeprom類似於eeprom(電可擦除可編程只讀存儲器)，因為它是可以被擦除的並且使新數據寫入或「編程」到其存儲器單元中的非易失性存儲器。兩者都利用場效應電晶體結構中被定位在半導體襯底中在源極區域與漏極區域之間的溝道區域之上的浮置(未連接的)導電柵極。然後，通過浮柵提供控制柵極。電晶體的閾值電壓特性由保留在浮柵上的電荷的量控制。也就是說，對於浮柵上的給定電荷水平，在「接通」電晶體以便允許其源極區域與漏極區域之間導電之前，存在將向控制柵極施加的相應電壓(閾值)。如閃速eeprom等快閃記憶體允許同時擦除整個存儲器單元塊。
浮柵可以保持一些電荷，並且因此可以被編程到閾值電壓窗口內的任何閾值電壓水平。閾值電壓窗口的大小由設備的最小和最大閾值水平界定，所述最小和最大閾值水平進而與可以編程到浮柵上的所述一些電荷相對應。閾值窗口通常取決於存儲器設備的特性、操作條件和歷史。原則上，窗口內的每個不同的可分解閾值電壓水平範圍可以用於指定單元的確切存儲器狀態。
非易失性存儲器設備還由具有用於存儲電荷的介電層的存儲器單元製成。使用介電層而不是此前描述的導電浮柵元件。ono介電層延伸跨過源極擴散與漏極擴散之間的溝道。一個數據位的電荷被定位在與漏極相鄰的介電層中，而另一個數據位的電荷被定位在與源極相鄰的介電層中。通過分別讀取電介質內的空間分離電荷儲存區域的二進位狀態來實施多狀態數據存儲。
許多非易失性存儲器沿著襯底(例如，矽襯底)表面形成為二維(2d)或平面存儲器。其他非易失性存儲器是三維(3d)存儲器，所述3d存儲器單片地形成於具有被布置在襯底上方的有源區域的一個或多個物理存儲器單元級中。
在一些情況下，兩個或更多個裸片連接至公共總線，例如，向和從存儲器控制器發送數據的存儲器總線。存儲器控制器可以管理一個這種存儲器總線或者可以管理兩個或更多個存儲器總線，並且每個存儲器總線可以具有兩個或更多個存儲器裸片。因此，可以根據一起操作的多個裸片建立大型存儲器系統。
技術實現要素：
在一些非易失性存儲器系統中，可以將待存儲的數據並行地寫入連接至公共總線的兩個不同裸片中。可以在每個裸片中寫入相同數據，並且如果在一個裸片中發生編程失敗，則可以忽略失敗並且僅使用成功寫入的副本。如果沒有發生編程失敗，則可以做出關於哪個副本更優選的某項決策。然後，維護優選副本，並且丟棄其他副本。可以通過同時使能兩個晶片來對數據進行並行傳送並且然後並行編程。還可以通過使能這兩個裸片並傳送地址信息來並行地傳送地址信息。如果不同裸片中使用不同物理地址，則可以通過一次使能一個裸片並將裸片指定地址信息傳送至每個裸片來順序地傳送地址信息。
一種將相同數據寫入連接至存儲器總線的多個非易失性存儲器晶片的方法的示例包括：向第一非易失性存儲器晶片和第二非易失性存儲器晶片發送地址信息；選擇所述第一非易失性存儲器晶片；選擇所述第二非易失性存儲器晶片；當所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片都被選擇時，通過所述存儲器總線向所述第一非易失性存儲器晶片發送用戶數據，並且通過所述存儲器總線向所述第二非易失性存儲器晶片並行地發送所述用戶數據；並且並行地在所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片中對所述用戶數據進行編程。
向所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片發送所述地址信息可以包括：選擇所述第一非易失性存儲器晶片；通過所述存儲器總線向所述第一非易失性存儲器晶片發送第一地址信息；隨後選擇所述第二非易失性存儲器晶片；以及通過所述存儲器總線向所述第二非易失性存儲器晶片發送第二地址信息，所述第二地址信息不同於所述第一地址信息。所述第一地址信息可以受限於所述第一非易失性存儲器晶片中的好塊，所述第二地址信息可以受限於所述第二非易失性存儲器晶片中的好塊，所述第一非易失性存儲器晶片中的所述好塊和所述第二非易失性存儲器晶片中的所述好塊位於對應塊中的不同物理位置。向所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片發送所述地址信息可以包括：同時選擇所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片；以及通過所述存儲器總線向所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片發送所述地址信息，所述地址信息包括一個或多個地址，所述一個或多個地址中的每個地址與所述第一非易失性存儲器晶片中的物理位置和所述第二非易失性存儲器晶片中的相應物理位置相對應。可以在所述第一晶片和所述第二晶片中相應物理位置處對所述用戶數據進行編程。隨後可以確定所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片中的編程狀態。如果所述第一非易失性存儲器晶片中的編程狀態是失敗狀態，則可以將所述用戶數據在所述第一非易失性存儲器晶片中的副本標記為壞的，並且隨後可以將對所述用戶數據的讀取請求指向所述用戶數據在所述第二非易失性存儲器晶片中的所述副本。存儲在所述第一非易失性存儲器晶片中的所有用戶數據也可以存儲在所述第二非易失性存儲器晶片中。在並行地在所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片中對所述用戶數據進行編程之後，可以將所述用戶數據在所述第一或第二非易失性存儲器晶片中的副本標識為廢棄副本，並且隨後可以擦除所述廢棄副本同時維護在所述第一和第二非易失性存儲器晶片中的另一個非易失性存儲器晶片中的有效副本。可以根據以下各項中的至少一項標識所述廢棄副本：當並行地在所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片中對所述用戶數據進行編程時的寫入時間、寫入循環計數和/或寫入錯誤。
多晶片非易失性存儲器系統的示例包括：第一非易失性存儲器晶片；第二非易失性存儲器晶片；數據總線，所述數據總線向和從所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片傳送數據；地址總線，所述地址總線將地址信息傳送至所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片；以及存儲器控制器，所述存儲器控制器被配置成用於在雙寫入模式下同時選擇所述第一非易性存儲器晶片和所述第二非易失性存儲器晶片，並且通過所述數據總線並行地發送將要存儲在所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片中的用戶數據。
第一晶片選擇線可以從所述存儲器控制器延伸到所述第一非易失性存儲器晶片，並且第二晶片選擇線可以從所述存儲器控制器延伸到所述第二非易失性存儲器晶片，所述存儲器控制器被配置成用於：在所述雙寫入模式下，在所述地址總線上發送第一地址信息，同時在所述第一晶片選擇線上施加選擇信號，並且隨後在所述地址總線上發送第二地址信息，同時在所述第二晶片選擇線上施加選擇信號，所述第一地址信息不同於所述第二地址信息。所述第一非易失性存儲器晶片可以包含第一壞塊，所述第二非易失性存儲器晶片可以包含第二壞塊，所述存儲器控制器可以維護第一壞塊和第二壞塊的地圖，並且所述第一地址信息可以僅指向所述第一非易失性存儲器晶片中不在第一壞塊的所述地圖上的塊，並且所述第二地址信息可以僅指向所述第二非易失性存儲器晶片中不在第二壞塊的所述地圖上的塊。第一晶片選擇線可以從所述存儲器控制器延伸到所述第一非易失性存儲器晶片，並且第二晶片選擇線可以從所述存儲器控制器延伸到所述第二非易失性存儲器晶片，所述存儲器控制器被配置成用於：在所述雙寫入模式下，在所述第一晶片選擇線和所述第二晶片選擇線上並行地施加選擇信號，並且當在所述第一晶片選擇線和所述第二晶片選擇線上施加所述選擇信號時，在所述數據總線上發送地址信息。所述存儲器控制器可以被配置成用於：在所述雙寫入模式下，當在所述第一晶片選擇線和所述第二晶片選擇線上施加所述選擇信號時，向所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片並行地發送地址信息。所述存儲器控制器可以被配置成用於：在所述雙寫入模式下，在通過所述數據總線發送所述用戶數據之後，對所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片執行狀態檢查。所述存儲器控制器可以被進一步配置成用於維護編程失敗記錄並將任何隨後的讀取請求指向不產生編程失敗的寫入數據副本。所述存儲器控制器可以被配置成用於在單裸片寫入模式下在任何時間選擇一個且僅一個裸片。
將相同數據寫入連接至存儲器總線的多個存儲器晶片的方法的示例包括：通過地址總線向第一非易失性存儲器晶片和第二非易失性存儲器晶片發送地址信息；選擇所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片；當所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片都被選擇時，通過數據總線向所述第一非易失性存儲器晶片發送用戶數據，並且通過所述數據總線並行地向所述第二非易失性存儲器晶片發送所述用戶數據；並行地在所述第一非易失性存儲器晶片和所述第二非易失性存儲器晶片中對所述用戶信息進行編程；以及隨後，基於以下各項中的至少一項判定是從所述第一非易失性存儲器晶片還是從所述第二非易失性存儲器晶片中讀取所述用戶數據：檢測到的編程錯誤、檢測到的讀取錯誤、高錯誤率。
所述存儲器晶片可以被配置成用於響應於確定所述存儲器晶片具有高編程失敗率或高讀取失敗率而存儲相同數據。
各種方面、優點、特徵和實施例包括在其示例性示例的以下描述中，所述描述應當結合附圖進行。
附圖說明
圖1示意性地展示了存儲器系統的主要硬體部件。
圖2示意性地展示了非易失性存儲器單元。
圖3展示了針對浮柵可以在任何時候以任何固定漏極電壓選擇性地存儲的四種不同電荷q1至q4的源極-漏極電流id與控制柵極電壓vcg之間的關係。
圖4a示意性地展示了組織成nand串的存儲器單元串。
圖4b展示了存儲器單元的nand陣列210的示例，所述nand陣列由nand串50(如圖4a中所示出的nand串)構成。
圖5展示了以nand配置來組織的被並行讀出或編程的存儲器單元頁。
圖6a至圖6c展示了對存儲器單元群進行編程的示例。
圖7示出了3dnand串的物理結構的示例。
圖8示出了u形3dnand串的物理結構的示例。
圖9在y-z平面中示出了具有u形nand串的3dnand存儲器陣列的橫截面的示例。
圖10示出了y-z平面上具有直nand串的3dnand存儲器的截面的示例。
圖11展示了具有通過共享總線連接至存儲器控制器的兩個存儲器裸片的安排。
圖12a至圖12b展示了將數據存儲在兩個裸片中的相應物理地址處。
圖13a至圖13c展示了將數據存儲在兩個裸片中的不同物理地址處。
圖14展示了具有壞塊的多平面裸片的示例。
圖15展示了成對裸片的示例。
圖16展示了將數據存儲在兩個裸片中的相應物理地址處的步驟。
圖17展示了將數據存儲在兩個裸片中的不同物理地址處的步驟。
圖18展示了雙寫入和隨後的操作的示例。
具體實施方式
存儲器系統
半導體存儲器設備包括易失性存儲器設備(如動態隨機存取存儲器(「dram」)或靜態隨機存取存儲器(「sram」))、非易失性存儲器設備(如電阻式隨機存取存儲器(「reram」)、電可擦除可編程只讀存儲器(「eeprom」)、快閃記憶體(其還可以被考慮為eeprom的子集)、鐵電隨機存取存儲器(「fram」)、和磁阻隨機存取存儲器(「mram」))、以及能夠存儲信息的其他半導體元件。每種類型的存儲器設備可以具有不同配置。例如，快閃記憶體設備可以被配置成nand或nor配置。
存儲器設備可由無源和/或有源元件以任何組合來形成。通過非限制性示例的方式，無源半導體存儲器元件包括reram設備元件，在一些實施例中，所述元件包括如反熔絲相變材料等電阻率切換存儲元件以及(可選地)如二極體等操控元件。進一步通過非限制性示例的方式，有源半導體存儲器元件包括eeprom和快閃記憶體設備元件，在一些實施例中，所述元件包括如浮柵、導電納米顆粒、或電荷存儲介電材料等包含了電荷存儲區域的元件。
多個存儲器元件可以被配置為使得它們串聯或使得每個元件是可單獨訪問的。通過非限制性示例的方式，nand配置(nand存儲器)中的快閃記憶體設備通常包含串聯的存儲器元件。nand存儲器陣列可以被配置為使得陣列包括多個存儲器串，其中，串包括共享單個位線並作為群組被訪問的多個存儲器元件。替代性地，存儲器元件可以被配置為使得每一個元件是可單獨訪問的(例如，nor存儲器陣列)。nand和nor存儲器配置是示例性的，並且存儲器元件可以以其他方式配置。
位於基板內和/或上方的半導體存儲器元件可以被安排在兩個或三個維度(如二維存儲器結構或三維存儲器結構)中。
在二維存儲器結構中，半導體存儲器元件被安排在單個平面或單個存儲器設備級中。通常，在二維存儲器結構中，存儲器元件被安排在基本上平行於支撐存儲器元件的基板的主表面而延伸的平面中(例如，在x-z方向平面中)。基板可以是在其上方或在其中形成存儲器元件層的晶片，或者其可以是在形成存儲器元件之後附接至其上的載體基板。作為非限制性示例，基板可以包括如矽等半導體。
可以在單個存儲器設備級中將存儲器元件安排成有序陣列，如在多個行和/或列中。然而，可以在非規則或非正交配置中排列存儲器元件。存儲器元件可以各自具有兩個或更多個電極或接觸線，如位線和字線。
三維存儲器陣列被安排成使得存儲器元件佔據多個平面或多個存儲器設備級，由此在三個維度(即，在x方向、y方向和z方向上，其中，y方向基本上垂直於並且x和z方向基本上平行於基板的主表面)中形成結構。
作為非限制性示例，三維存儲器結構可以被垂直地安排成多個二維存儲器設備級的堆疊。作為另一個非限制性示例，三維存儲器陣列可以被安排成多個垂直列(例如，基本上垂直於基板的主表面延伸的列，即，在y方向上)，每列在每列中具有多個存儲器元件。可以採用二維配置中(例如，在x-z平面中)來安排所述列，導致存儲器元件的三維安排，元件位於多個垂直堆疊的存儲器平面上。存儲器元件在三個維度中的其他配置也可以構成三維存儲器陣列。
通過非限制性示例的方式，在三維nand存儲器陣列中，存儲器元件可以被耦合在一起，以便在單個水平(例如，x-z)存儲器設備級內形成nand串。替代性地，存儲器元件可以被耦合在一起，以便形成橫跨多個水平存儲器設備級的垂直nand串。可以設想其他三維配置，其中，一些nand串包含單個存儲器級中的存儲器元件，而其他串包含跨越多個存儲器級的存儲器元件。還可以在nor配置中和在reram配置中設計三維存儲器陣列。
通常，在單片式三維存儲器陣列中，在單個基板上方形成一個或多個存儲器設備級。可選地，單片式三維存儲器陣列還可以具有至少部分地位於單個基板內的一個或多個存儲器層。作為非限制性示例，基板可以包括如矽等半導體。在單片式三維陣列中，構成陣列的每個存儲器設備級的層通常在陣列的基礎存儲器設備級的層上形成。然而，單片式三維存儲器陣列的相鄰存儲器設備級的層可以被共享或在存儲器設備級之間具有中間層。
然後，再次，二維陣列可以被分別形成並且然後封裝在一起以便形成具有多個存儲器層的非單片式存儲器設備。例如，非單片式堆疊存儲器可以通過在單獨襯底上形成存儲器級然後將存儲器級堆疊在彼此頂上來構造。可以減薄襯底或者可以在堆疊之前將其從存儲器設備級中移除，但是因為存儲器設備級最初地在單獨襯底上方形成，所以所產生的存儲器陣列不是單片式三維存儲器陣列。此外，多個二維存儲器陣列或三維存儲器陣列(單片式或非單片式)可以在單獨晶片上形成然後封裝在一起以便形成堆疊晶片存儲器設備。
對存儲器元件的操作以及與存儲器元件的通信通常需要相關聯電路系統。作為非限制性示例，存儲器設備可以具有用於控制和驅動存儲器元件完成如編程和讀取等功能的電路系統。此相關聯電路系統可以處於與存儲器元件相同的襯底上和/或處於單獨襯底上。例如，用於存儲器讀-寫操作的控制器可以位於單獨控制器晶片上和/或位於與存儲器元件相同的襯底上。
在其他實施例中，可以使用除了此處所描述的二維和三維示例性結構以外的存儲器類型。
圖1示意性地展示了適合於實施此處所描述的技術中的一些技術的存儲器系統的主要硬體部件。存儲器系統90通常通過主機接口與主機80一起操作。存儲器系統可以採用如存儲器卡等可移除存儲器的形式或者可以採用嵌入式存儲器系統的形式。存儲器系統90包括存儲器102，所述存儲器的操作由控制器100控制。存儲器102包括分布在一個或多個集成電路晶片上的一個或多個非易失性存儲器單元陣列。控制器100可以包括接口電路110、處理器120、rom(只讀存儲器)122、ram(隨機存取存儲器)130、可編程非易失性存儲器124以及附加部件。控制器通常被形成為asic(專用集成電路)，並且包括在這種asic中的部件通常取決於特定應用。在各種不同環境中，存儲器系統可以與各種主機一起使用。例如，主機可以是行動裝置，比如，蜂窩電話、膝上型計算機、音樂播放器(例如，mp3播放器)、全球定位系統(gps)設備、平板計算機等。這種存儲器系統可以是長時期不活動且沒有電力的，在所述長時期期間它們可能經受包括高溫度、振動、電磁場等各種狀況。可以為了寬範圍環境條件(例如，寬溫度範圍)下的低功耗、高數據保留以及可靠性而選擇這種主機的存儲器系統(無論是可移除的還是嵌入式的)。其他主機可以是固定的。例如，用於網際網路應用的伺服器可以使用非易失性存儲器系統來存儲通過網際網路發送和接收的數據。這種系統可以在延長的時段(例如，一年或更多)內保持上電而不中斷，並且可以貫穿這些時段被頻繁地訪問。單獨塊可以被頻繁寫入和擦除，從而使得耐久性可能是主要關注問題。
物理存儲器結構
圖2示意性地展示了非易失性存儲器單元。存儲單元10可以由具有電荷存儲單元20的場效應電晶體實施，如浮柵或電荷俘獲(介電)層。存儲器單元10還包括源極14、漏極16和控制柵極30。
存在許多現今使用的商業上成功的非易失性固態存儲器設備。這些存儲器設備可以採用不同類型的存儲器單元，每種類型具有一個或多個電荷存儲器元件。
在實踐中，通常通過當參考電壓被施加到控制柵極時讀出跨單元的源極電極和漏極電極的傳導電流來讀取單元的存儲器狀態。因此，對單元的浮柵上的每個給定電荷而言，可以檢測關於固定參考控制柵極電壓的相應傳導電流。類似地，可編程到浮柵上的電荷的範圍限定相應閾值電壓窗口或相應傳導電流窗口。
替代性地，代替在劃分的電流窗口當中檢測傳導電流，有可能在控制柵極處設置測試中的給定存儲器狀態的閾值電壓，並且在傳導電流低於或高於閾值電流(單元讀取參考電流)時進行檢測。在一個實施方式中，通過檢查傳導電流通過位線的電容放電的速率來完成對相對於閾值電流的傳導電流的檢測。
圖3展示了針對浮柵可以在任何時候選擇性地存儲的四種不同電荷q1至q4的源極-漏極電流id與控制柵極電壓vcg之間的關係。對於固定漏極電壓偏置，四條實線id對vcg曲線表示可以編程到存儲器單元的浮柵上的七種可能電荷水平中分別對應於四種可能存儲器狀態的四種可能電荷水平。作為示例，單元群的閾值電壓窗口可以是從0.5v到3.5v的範圍。可以通過將閾值窗口劃分成每個0.5v間隔的區域來界定七種可能的編程存儲器狀態「0」、「1」、「2」、「3」、「4」、「5」、「6」和擦除狀態(未示出)。例如，如果使用如所示出的2μa的參考電流i參考，則使用q1來編程的單元可以被視為處於存儲器狀態「1」，因為其曲線與i參考相交於由vcg＝0.5v和1.0v界定的閾值窗口區域中。類似地，q4處於存儲器狀態「5」。
如從以上描述中可看出的，使存儲器單元存儲的狀態越多，其閾值電壓窗口被劃分得越精細。例如，存儲器設備可以具有存儲器單元，所述存儲器單元具有範圍為從-1.5v到5v的閾值電壓窗口。這提供了6.5v的最大寬度。如果存儲器單元用於存儲16種狀態，則每種狀態在閾值窗口中可以佔據從200mv到300mv。這將需要編程和讀取操作的更高精度，以便能夠達到所需要的解析度。
nand結構
圖4a示意性地展示了組織成nand串的存儲器單元串。nand串50包括通過其源極和漏極菊鏈的存儲器電晶體m1、m2、...、mn(例如，n＝4、8、16或更高)系列。選擇電晶體s1、s2對控制存儲器電晶體鏈的分別經由nand串的源極端子54和漏極端子56連接至外界。在存儲器陣列中，當源極選擇電晶體s1接通時，源極端子耦合至源極線(見圖4b)。類似地，當漏極選擇電晶體s2接通時，nand串的漏極端子耦合至存儲器陣列的位線。鏈中的每個存儲器電晶體10充當存儲器單元。其具有用於存儲給定量的電荷的電荷存儲元件20以便表示預期存儲器狀態。每個存儲器電晶體的控制柵極30允許對讀取和寫入操作進行控制。如將在圖4b中看到的，nand串一行的相應存儲器電晶體的控制柵極30都連接至同一字線。類似地，選擇電晶體s1、s2中的每個選擇電晶體的控制柵極32提供對分別經由其源極端子54和漏極端子56對nand串的訪問的控制。同樣地，nand串行的相應選擇電晶體的控制柵極32全部連接至同一選擇線。
當在編程期間讀取或驗證nand串內的尋址存儲器電晶體10時，其控制柵極30被供應有適當的電壓。同時，nand串50中的非尋址存儲器電晶體的剩餘部分通過在其控制柵極上應用足夠的電壓而被完全接通。以此方式，有效地創建從單獨存儲器電晶體的源極到nand串的源極端子54的導電路徑，並且對單獨存儲器電晶體的漏極到單元的漏極端子56同樣如此。
圖4b展示了存儲器單元的nand陣列210的示例，所述nand陣列由nand串50(如圖4a中所示出的nand串)構成。沿著每個nand串列，位線(比如，位線36)耦合至每個nand串的漏極端子56。沿著個nand串排，源極線(比如，源極線34)耦合至每個nand串的源極端子54。而且，沿著nand串排中的存儲器單元行的控制柵極連接至字線(比如，字線42)。沿著nand串排中的選擇電晶體行的控制柵極連接至選擇線(比如，選擇線44)。nand串排中的整個存儲器單元行可以通過所述nand串排的字線和選擇線上的適當電壓而被尋址。
圖5展示了以nand配置來組織的被並行讀出或編程的存儲器單元頁。圖5本質上示出了圖4b的存儲器陣列210中的nand串50排，其中，像圖4a中那樣明確地示出了每個nand串的細節。物理頁(比如，頁60)是能夠並行讀出或編程的存儲器單元組。這通過讀出放大器212的相應頁完成。將讀出結果鎖存在相應鎖存器組214中。每個讀出放大器可以經由位線耦合至nand串。頁由頁的單元的共同連接至字線42的控制柵極使能，並且每個單元可由讀出放大器訪問，所述讀出放大器可經由位線36訪問。作為示例，當分別讀出或編程單元60的頁時，分別將讀出電壓或編程電壓連同位線上的適當電壓一起施加到共同字線wl3。
存儲器的物理組織
快閃記憶體與其他類型的存儲器之間的一個差別是快閃記憶體單元通常從擦除狀態編程。也就是說，通常排空浮柵的電荷。然後編程將期望量的電荷添加回至浮柵中。快閃記憶體通常支持從浮柵中移除電荷的一部分以便從更多編程狀態到更少編程狀態。這意味著更新的數據無法覆寫現有數據，並且相反寫入到之前的未寫入位置。
此外，擦除用於將所有電荷從浮柵中排空，並且通常花費相當多的時間。由於這個原因，逐單元或者甚至逐頁地擦除將是繁瑣且非常慢的。在實踐中，存儲器單元陣列被分成大量存儲器單元塊。如對於閃速eeprom系統普通的，塊是擦除單位。也就是說，每個塊包含同時被擦除的最小數量的存儲器單元。儘管在待擦除塊中並行地聚合大量單元將提高擦除性能，但是大尺寸塊還需要處理大量更新和過時數據。
每個塊通常被劃分成許多物理頁。邏輯頁是包含等於物理頁中的單元數量的許多位的編程或讀取的單位。在每單元存儲一個位的存儲器中(單級單元，或「slc」存儲器)，一個物理頁存儲一個邏輯頁的數據。在每單元存儲兩個位的存儲器中，物理頁存儲兩個邏輯頁。存儲在物理頁中的邏輯頁的數量因此反映每單元存儲的位的數量。術語多級單元(或「mlc」)通常用於指每單元存儲多於一個位的存儲器，包括每單元存儲三個位(tlc)、每單元存儲四個位、或每單元存儲更多位的存儲器。在一個實施例中，單獨的頁可以被劃分成多個段，並且每個段可以包含作為基本編程操作一次寫入的最小數量的單元。一個或多個邏輯頁的數據通常存儲在一個存儲器單元行中。頁可以存儲一個或多個扇區。扇區包括用戶數據和開銷數據。
mlc編程
圖6a至圖6c展示了對4狀態存儲器單元群進行編程的示例。圖6a展示了可編程到分別表示存儲器狀態「e」、「a」、「b」和「c」的閾值電壓的四種不同分布中的存儲器單元群。圖6b展示了擦除存儲器的「擦除」閾值電壓的初始分布。圖6c展示了在存儲器單元中的許多存儲器單元已經被編程之後的存儲器的示例。實質上，單元最初具有「擦除」閾值電壓，並且編程將其移動到更高值進入由驗證水平vv1、vv2和vv3界定的三個區域中的一個區域中。以此方式，每個存儲器單元可以被編程到三種編程狀態「a」、「b」和「c」之一或者在「擦除」狀態下保持未編程。隨著存儲器得到更多編程，如圖6b中所示出的「擦除」狀態的初始分布將變得更窄，並且擦除狀態由「0」狀態表示。
具有低位和高位的2位代碼可以用於表示四種存儲器狀態中的每種存儲器狀態。例如，「e」、「a」、「b」和「c」狀態分別由「11」、「01」、「00」和「10」表示。可以通過在「完整序列」模式下進行讀出來從存儲器中讀取2位數據，在所述模式下，通過分別相對於三個子通帶中的讀取界定閾值rv1、rv2和rv3進行讀出來一起讀出這兩個位。
3dnand結構
常規二維(2d)nand陣列的替代性安排是三維(3d)陣列。相比於2dnand陣列(其沿著半導體晶片的平面表面形成)，3d陣列從晶片表面向上延伸並且通常包括向上延伸的存儲器單元堆或列。各種3d安排是可能的。在一種安排中，與晶片表面處的一端(例如，源極)以及頂部的另一端(例如，漏極)垂直地形成nand串。在另一種安排中，以u形形狀來形成nand串，從而使得可以在頂部訪問nand串的兩端，從而促進這種串之間的連接。
圖7示出了在垂直於襯底的x-y平面的垂直方向上延伸(即，在z方向上延伸)的nand串701的第一示例。在垂直位線(局部位線)703穿過字線(例如，wl0、wl1等)的地方形成存儲器單元。局部位線與字線之間的電荷俘獲層存儲電荷，所述電荷影響由耦合至其所包圍的垂直位線(溝道)的字線(柵極)形成的電晶體的閾值電壓。可以通過形成字線堆疊並且然後蝕刻出要在其處形成存儲器單元的存儲器孔來形成這種存儲器單元。然後，將存儲器孔襯以電荷俘獲層並填充以適當的局部位線/溝道材料(填充以適當的介電層以便進行隔離)。
與平面nand串一樣，選擇柵極705、707被定位在串的任一端處以便允許nand串選擇性地連接至外部元件709、711或與其隔離。這種外部元件通常為導線(比如，為大量nand串服務的共用源極線)。可以以與平面nand串類似的方式來操作垂直nand串並且單級單元(slc)或多級單元(mlc)兩者都是可能的。雖然圖7示出了具有串聯連接的32個單元(0至31)的nand串的示例，但是nand串中的單元數可以是任何適當數量。為了清晰起見，未示出所有單元。將理解的是，在字線3至29(未示出)與局部垂直位線相交的地方形成附加單元。
圖8示出了在垂直方向(z方向)上延伸的nand串815的第二示例。在這種情況下，nand串815形成u形形狀，與位於結構頂部的外部元件(源極線「sl」和位線「bl」)連接。連接nand串815的兩個翼816a、816b的可控制柵極(背柵「bg」)處於nand串815的底部。在字線wl0至wl63與垂直局部位線817相交的地方形成總共64個單元(儘管在其他示例中，可以提供其他數量的單元)。選擇柵極sgs、sgd被定位在nand串815的任一端處以便控制對nand串815的連接/隔離。
垂直nand串可以被安排成以各種方式形成3dnand陣列。圖9示出了塊中的多個u形nand串連接至位線的示例。在這種情況下，在塊中存在連接至位線(「bl」)的n個串(串1至串n)。「n」的值可以是任何適當數字，例如，8、12、16、32或更多。串在取向上與其源極連接處於左方的奇數串以及其源極處於右方的偶數串交替。這種安排是合宜的但不是必要的，並且其他圖案也是可能的。
共用源極線「sl」連接至每個nand串的一端(與連接至位線的端相反)。可以將這視為nand串的源極端，將位線端視為nand串的漏極端。可以將共用源極線連接成使得塊的所有源極線可由外圍電路一起控制。因此，塊的nand串在一端在位線之間平行地延伸並且在另一端在共用源極線之間平行的延伸。
圖10示出了存儲器結構，其中，直線垂直nand串從基板中或附近的共用源極連接延伸到在存儲器單元的物理級上延伸的全局位線(bl0至bl3)。在塊中的給定物理級中的字線由導電材料片形成。存儲器孔結構向下延伸穿過這些導電材料板以便形成存儲器單元。在給定塊內，存在連接至給定位線的多個nand串。nand串被分組到共享共用選擇柵極的串集合中。因此，例如，由sgs0和sgd0選擇的nand串可以被視為集合，並且可以被指定為串0，而由sgs1和sgd1選擇的nand串可以被視為集合併且可以被指定為如所示出的串1。塊可由任何適當數量的這種串集合組成。將理解的是，圖10的截面示出了bl0至bl3的部分，這些位線在y方向上進一步延伸。此外，附加位線與bl0至bl3平行地延伸(例如，在沿著x軸的不同位置處，在圖10的截面的位置前面或後面)。其他三維存儲器基於電阻式元件而不是電荷存儲元件。
存儲器單元(無論在3d存儲器中還是在平面存儲器中)通常在單獨裸片上形成，每個裸片具有一些外圍電路和用於外部通信的一些接口(例如，用於粘合與外部電路接觸的電線的接觸焊盤)。可以由一個或多個存儲器控制器對多個裸片一起操作，從而使得它們一起形成能夠以有效的方式存儲大量數據的存儲器系統。存儲器控制器與存儲器裸片之間的通信可以使用專用通信路徑。替代性地，多個存儲器裸片可以共享將存儲器裸片與存儲器控制器連接的公共總線。通常，存儲器控制器管理這種總線，從而使得裸片被順序地尋址，其中使一個裸片能夠在任何給定時間處通信。
圖11示出了通過共享數據總線141與兩個裸片(裸片0和裸片1)通信的存儲器控制器或快閃記憶體接口模塊(「fim」)的示例。共享地址總線143還從fim延伸到裸片0和裸片1，以便允許控制器發送與將要存儲數據的物理地址有關的地址信息。專用晶片使能(ce)線145從fim延伸到裸片0，並且單獨的專用ce線147從fim延伸到裸片1。這允許每次使能或選擇一個裸片，從而使得數據和/或地址總線可以用於與使能的裸片通信。在另一個安排中，可以將多於兩個裸片連接至相同總線，並且fim可以管理多條總線。
當將數據存儲在存儲器中並且稍後將其讀出時，可能出現各種問題。可以通過糾錯碼(ecc)或者一些其他系統冗餘來糾正少量錯誤。大量錯誤可能不容易糾正，並且可能使數據不可恢復。當存儲器系統是新的時，一些存儲器系統可以具有大量數據錯誤，例如，由於製造期間的一個或多個物理缺陷。在其他存儲器系統中，錯誤數量隨時間增加並在使用某一時段後變大。在任一情況下，期望避免大量錯誤。
一些錯誤可能由編程引起。在一些情況下，當在某段時間之後或在許多編程驗證周期之後(在達到最大循環計數之後)數據編程失敗時，發生編程失敗。這可能需要對存儲器中其他地方的數據進行編程，所述編程可能花費大量時間。即使在沒有發生編程失敗時，大量壞位可能從編程數據中呈現(即硬錯誤可能存在於所存儲的數據中，從而使得位翻轉並且產生壞位)。在其他情況下，對位進行編程，從而使得它們最初被正確讀取，但是接近被誤讀(例如，閾值電壓接近用於讀取存儲器單元狀態的辨別電壓)。這些可以產生軟錯誤，所述軟錯誤可以隨時間變成硬錯誤。
在此處所呈現的示例中，並行地對兩個不同位置中的一部分數據進行編程，從而使得在編程之後，可能期望至少一個副本是好的(例如，一個副本可能不遭受編程失敗或者不具有大量硬錯誤或軟錯誤)。儘管當存儲一部分數據時這種方案使最初佔據的空間量加倍，但是在確定存在至少一個好副本之後，可以丟棄副本之一。通過以有效方式並行地對兩個副本進行編程，可以在不顯著增加寫入時間的情況下對兩個副本進行寫入。
圖12a示出了將一部分數據的兩個相同副本寫入兩個存儲器裸片(裸片0和裸片1)中的第一步的示例。圖12a示出了被兩個ce線145、147上的使能信號(選擇信號)使能的裸片0和裸片1兩者。當使能裸片0和裸片1兩者時，通過地址總線143發送地址信息「x，y，z」。因此，裸片0和裸片1兩者同時接收相同地址信息。可以將此地址信息鎖存在裸片0和裸片1兩者中，以便允許在裸片0和裸片1中的地址x、y、z處對隨後的數據進行寫入。
隨後，如圖12b中所示出的，當通過數據總線147向兩個裸片發送數據「a，b，c」時，使能裸片0和裸片1兩者。因此，裸片0和裸片1兩者同時接收數據a、b、c。然後，並行地對裸片0和裸片1的每個裸片中的位置x、y、z處的數據a、b、c進行編程。結果是，兩個裸片在相應位置處包含相同數據。將理解的是，位置可以是塊、頁或其他單元，並且裸片可以是相同的，從而使得對裸片0中的每一個塊、頁等而言，在裸片1中存在相應的塊、頁等。可以看到，對此示例中的數據a、b、c的兩個副本進行寫入所需要的時間可以等於對一個副本進行寫入的時間。因此，在沒有時間損失的情況下，對第二副本進行寫入。
在一些情況下，可能不期望或可能不可能在兩個裸片中的相同位置處對副本進行寫入。例如，壞塊可能存在於裸片中，從而使得當寫入到另一個裸片中的相應好塊(具有相應物理地址的好塊)中時，無法將數據寫入到這種壞塊中。一個裸片可以包含不包含在另一個裸片中的一些數據(即並不是所有數據可以被並行地寫入兩個裸片中)，從而使得兩個這種裸片的剩餘空閒區域可能不同。圖13a至圖13c示出了將副本寫入具有不同地址的兩個裸片中的有效方案。
圖13a示出了裸片0接收ce線145上的使能信號，而裸片1不接收ce線147上的使能信號。地址信息x、y、z通過地址總線143發送並由裸片0(不是由裸片1)接收。
隨後，如圖13b中所示出的，裸片1接收ce線147上的使能信號，而裸片0不接收ce線145上的使能信號。地址信息x』、y』、z』通過地址總線143發送並由裸片1(不是裸片0)接收。地址信息x』、y』、z』不同於地址信息x、y、z，從而使得每個裸片在此點處配置有不同地址信息。
圖13c示出了數據a、b、c通過數據總線141發送，而通過ce線145、147向裸片0和裸片1兩者發送使能信號。因此，兩個裸片並行地接收相同數據。然後，對每個裸片中對應裸片先前接收的物理地址處的此數據進行編程。因此，裸片0在位置x、y、z處存儲數據a、b、c，而裸片1在位置x』、y』、z』處存儲數據a、b、c。這導致每個裸片中數據的不同安排。根據此方案對兩個副本進行寫入可能比對單個副本進行寫入花費更長的時間，因為向裸片0和裸片1串行地發送地址信息兩次。然而，傳送這種地址信息所需要的時間通常是總編程時間的一小部分(即少於數據傳送或數據編程時間)，從而使得這可能不表示總寫入時間的顯著增加。
各種存儲器系統可以受益於在此所描述的包括使用多平面裸片的系統的技術。圖14示出了兩個裸片(裸片a和裸片b)的示例，所述裸片中的每個裸片具有兩個平面(平面0和平面1)。裸片b的平面0示出了可以包含一個或多個壞塊的壞塊(「bb」)區域。因此，寫入跳過壞塊並繼續到此平面中的下一個好塊。結果是，數據被區別地寫入裸片a和裸片b中(可以由存儲器控制器發送不同地址以便允許這一點)。儘管平面1中的數據(數據e)被同樣地寫入裸片a和裸片b中，但是平面0中的數據(數據d)由於裸片b中的壞塊而具有偏移。
多於兩個裸片可以連接至相同總線。儘管可以將數據的相同副本寫入任何數量的裸片，但是對兩個副本進行寫入可能是足夠的。因此，在具有四個或更多個存儲器裸片的系統中，可能期望成對裸片，並將副本並行地寫入裸片對。
圖15示出了連接至存儲器控制器的四個裸片的示例。裸片a和裸片b是成對的，並且都在相應位置處存儲相同數據(數據f)。裸片c和裸片d是成對的，並且在不同位置處存儲相同數據(數據g)(例如，因為壞塊或一個裸片中不在另一個裸片中的先前寫入數據)。
儘管在所示出的示例中所有裸片都是成對的，但是在其他示例中，一些裸片可以保持不成對，並且可以存儲數據的唯一副本。例如，在具有多個裸片的存儲器系統中，一些裸片可以被標識為可能存在編程相關錯誤，而其他裸片可以被標識為不可能存在這種錯誤。可能存在這種錯誤的裸片可以經歷雙寫入方案，由此，寫入到這種裸片中的數據被一次寫入到兩個裸片中。可以以常規方式操作不可能存在這種錯誤的裸片，從而使得將它們單獨地使能以便傳送數據並進行編程。因此，這種裸片可以包含數據的唯一副本。存儲器系統可以使用雙寫入方案操作一些裸片，並且可以同時使用常規方案操作其他裸片。塊可以從常規操作變成雙寫入操作，從而使得操作模式響應於增加錯誤或其他因素是可變的。
存儲器系統可以被配置成用於從初始化開始(例如，根據設計)或者根據指示高編程錯誤風險的測試結果進行雙寫入。在其他情況下，雙寫入被應用為在存儲器的壽命期間需要的。最初，可能很少需要或不需要雙寫入。由於存儲器被使用並且遭受磨損相關損壞，因此可以針對雙寫入對裸片進行標識，並且因此其可以是成對的並可以被操作。因此，雙寫入模式下操作的裸片的數量可以隨產品的壽命而增加。可以基於磨損(例如，寫入擦除循環計數)錯誤率(例如，通過ecc或以其他方式發現的誤比特率「ber」)或一些其他度量來確定在雙寫入模式下操作裸片。
圖16展示了在兩個裸片中使用相同尋址的雙寫入方案。使能兩個裸片(裸片0和裸片1)664。然後，當使能兩個裸片時，向裸片0和裸片1兩者並行地發送相同地址信息666。隨後，隨著兩個裸片仍然被使能，向裸片0和裸片1發送數據668。然後，並行地對裸片0和裸片1進行編程670。
圖17展示了兩個裸片使用不同尋址的另一個雙寫入方案。使能裸片0762，並且向裸片0發送地址信息774。然後，切斷到裸片0的使能信號776，並且向裸片1發送使能信號778。然後，向裸片1發送地址信息780。此地址信息不同於向裸片0發送的地址信息。然後，裸片0和裸片1兩者並行地接收使能信號782。然後，向裸片0和裸片1並行地發送數據784。然後，並行地對裸片0和裸片1進行編程786。在一些情況下，相同尋址和不同尋址可以同時用於相同存儲器系統。通常，相同尋址更快且更簡單，並且因此可能是更期望的。在雙寫入模式下操作的一對裸片可以使用相同尋址作為默認方案，並且使用不同尋址作為無法維護相同尋址時(例如，當遇到壞塊時)的需要。因此，一對塊可以使用相同尋址被部分寫入，並且隨後可以使用不同尋址被進一步寫入。
在一些情況下，可能期望維護兩個相同副本持續延伸的時間段，以便在一個副本變損壞(例如，由於數據保持問題或數據幹擾)的情況下提供冗餘。在其他情況下，可能期望在做出對至少一個好副本進行寫入的確定之後僅維護一個副本。
其中，將一個副本成功寫入一個裸片中，並且在將另一個副本寫入另一個裸片期間發生編程失敗，則編程失敗可以忽略，並且可以維護成功寫入的副本。如果編程失敗發生在兩個裸片中，則可以將數據寫入相同裸片或其他地方中。當在沒有編程失敗的情況下對兩個副本進行寫入時，則可以做出某個判定：應該維護哪個副本以及應該丟棄哪個副本。例如，可以對對每個裸片中的數據進行編程所需要的編程驗證周期的數量(循環計數)進行比較。更高的循環計數可以是編程問題的指示符，從而使得可以丟棄數據的具有更高循環計數的副本，並且可以維護具有更低循環計數的副本。在另一個示例中，可以從每個裸片中讀取數據，並且可以丟棄產生一個或多個讀取錯誤的副本。還可以對讀取步驟的數量(讀取循環計數)進行比較，並且可以丟棄具有更高讀取循環計數的副本。可以對錯誤數量進行比較。例如，一些數據可以被讀出並經受ecc解碼，以便確定每個副本的ber(至少來自每個副本的一些樣本)。可以丟棄具有更高錯誤率的副本。
在一些情況下，可以將要丟棄的副本標記為廢棄的，並且可以在那之後的任何時間將其擦除。在其他情況下，可以將要丟棄的副本作為冗餘副本維護一些時間段，並且然後將其丟棄。例如，在一些存儲器系統中，初始地以低密度格式(例如，每單元一位，slc格式)對數據進行寫入，並且稍後摺疊成更高密度格式(例如，每單元兩位、三位或更多位，mlc格式)。可以維護冗餘副本直到數據被摺疊為止，並且mlc副本被配置為成功寫入。
圖18示出了裸片0和裸片1被編程有相同數據888的示例。然後，執行一些分析以便將裸片0副本或者裸片1副本標識為廢棄副本890。這可以基於一些質量度量，如編程失敗、編程循環計數、讀取失敗、讀取循環計數、誤比特率、或其他度量或度量的組合。隨後，標記廢棄副本以便進行擦除，同時維護好副本892。隨後，針對數據的任何請求(例如，主機讀取命令)指向好(未廢棄的)副本。
結語
為了解釋和說明的目的給出了前述具體實施方式。其不旨在是窮盡的或者限制所附權利要求書。鑑於以上教導，許多修改和變體都是可能的。