載具晶圓及其製造方法以及封裝方法
2023-10-05 16:56:44 1
載具晶圓及其製造方法以及封裝方法
【專利摘要】本發明公開了載具晶圓、製造載具晶圓的方法以及封裝方法。在一個實施例中，一種載具晶圓包括第一玻璃層。該載具晶圓包括與第一玻璃層連接的第二玻璃層。第一玻璃層具有第一熱膨脹係數(CTE)，而第二玻璃層具有第二CTE。
【專利說明】載具晶圓及其製造方法以及封裝方法
【技術領域】
[0001]本發明涉及載具晶圓及其製造方法以及使用該載具晶圓封裝半導體器件的方法。【背景技術】
[0002]半導體器件用於各種電子應用，舉例來說，諸如個人計算機、手機、數位相機、以及其他電子設備。通常通過在半導體襯底上方依次沉積絕緣或介電材料層、導電材料層和半導電材料層，以及利用光刻使各種材料層圖案化以在其上形成電路部件和元件來製造半導體器件。
[0003]通常在單個半導體晶圓上製造數十或數百個集成電路。通過沿著劃線切割集成電路而分割出單獨的管芯。然後分別地封裝該單獨的管芯，例如以多晶片模塊或以其他類型的封裝方式。
[0004]半導體產業通過不斷減小集成電路(IC)的最小部件尺寸，從而能夠將更多元件集成到給定面積上，進而持續改進各種電子部件(例如，電晶體、二極體、電阻器、電容器等等)的集成密度。在一些應用中，這些更小的電子元件也需要比過去的封裝件利用更少面積的更小的封裝件。
[0005]已經開發用於半導體器件的一種更小封裝是晶圓級封裝(WLP)。舉例來說，對於半導體器件，在封裝方面的其他最近進展包括三維集成電路(3DIC)封裝和堆疊封裝(PoP)器件。在一些封裝工藝流程中，載具晶圓用作封裝工藝中的臨時安裝或支撐表面。
【發明內容】
[0006]為了解決現有技術中存在的問題，根據本發明的一方面，提供了一種載具晶圓，包括:第一玻璃層；以及與所述第一玻璃層連接的第二玻璃層，其中所述第一玻璃層具有第一熱膨脹係數(CTE)，而所述第二玻璃層具有第二 CTE。
[0007]在所述的載具晶圓中，所述第一玻璃層具有第一厚度，而所述第二玻璃層具有第二厚度。在一個實施例中，所述第二厚度與所述第一厚度基本上相同。在另一個實施例中，所述第二厚度不同於所述第一厚度。
[0008]在所述的載具晶圓中，所述第二 CTE不同於所述第一 CTE。
[0009]在所述的載具晶圓中，所述第二 CTE與所述第一 CTE基本上相同。
[0010]在所述的載具晶圓中，所述載具晶圓的整體CTE在約3至11的範圍內。
[0011]在所述的載具晶圓中，所述第一 CTE或所述第二 CTE是約5以下或者約7以上。
[0012]根據本發明的又一方面，提供了一種製造載具晶圓的方法，所述方法包括:提供第一玻璃層，所述第一玻璃層具有第一熱膨脹係數(CTE);以及將第二玻璃層連接至所述第一玻璃層，其中所述第二玻璃層具有第二 CTE。
[0013]所述的方法還包括將至少一個第三玻璃層連接至所述第二玻璃層或所述第一玻璃層。
[0014]在所述的方法中，將所述第二玻璃層連接至所述第一玻璃層包括使用選自基本上由熱接合工藝、氫接合工藝、壓力接合工藝、膠粘工藝和這些的組合所組成的組的工藝。
[0015]所述的方法還包括在將所述第二玻璃層連接至所述第一玻璃層之後，拋光所述第一玻璃層或所述第二玻璃層。
[0016]所述的方法還包括使所述第一玻璃層和所述第二玻璃層形成為預定形狀。
[0017]所述的方法還包括在所述第一玻璃層和所述第二玻璃層的邊緣上形成對準部件。
[0018]所述的方法還包括選擇具有所述第一 CTE的第一玻璃層和選擇具有所述第二 CTE的第二玻璃層從而使所述載具晶圓的整體CTE為預定值。
[0019]根據本發明的又一方面，提供了一種封裝半導體器件的方法，所述方法包括:將多個集成電路管芯連接至載具晶圓，所述載具晶圓包括與第二玻璃層連接的第一玻璃層；在所述多個集成電路管芯中的每一個集成電路管芯和所述載具晶圓的上方形成封裝系統；以及去除所述載具晶圓。
[0020]所述的方法還包括分割位於所述多個集成電路管芯上方的所述封裝系統從而形成多個單獨的封裝的半導體器件。
[0021]在所述的方法中，形成所述封裝系統包括在所述載具晶圓的上方形成多個組件通孔(TAV)，將所述多個集成電路管芯中的每一個集成電路管芯接合至所述載具晶圓，在所述TAV和所述多個集成電路管芯上方形成模塑料，以及在所述模塑料上方形成第一再分布層(RDL)。
[0022]在一個實施例中，所述的方法還包括在形成所述模塑料之後，化學機械拋光所述模塑料從而暴露出所述TAV和位於所述多個集成電路管芯上的接觸焊盤。
[0023]在另一個實施例中，所述載具晶圓包括第一載具晶圓；所述方法還包括:在形成所述第一 RDL之後將第二載具晶圓連接至所述第一 RDL，以及去除所述第一載具晶圓；並且所述方法還包括:在所述多個集成電路管芯和所述TAV上方形成第二 RDL，以及去除所述第二載具晶圓。
【專利附圖】
【附圖說明】
[0024]為了更好地理解本發明及其優點，現在將結合附圖所進行的以下描述作為參考，其中:
[0025]圖1至圖3示出根據一些實施例製造載具晶圓的方法的截面圖。
[0026]圖4是圖3所示的載具晶圓的俯視圖。
[0027]圖5是根據其他實施例的載具晶圓的截面圖。
[0028]圖6是示出載具晶圓和載具晶圓的玻璃層的一些熱膨脹係數(CTE)的圖表。
[0029]圖7至圖14是根據一些實施例使用載具晶圓的方法的截面圖。
[0030]圖15是根據一些實施例利用載具晶圓封裝半導體器件的方法的流程圖。
[0031]除非另有說明，不同附圖中的相應標號和符號通常是指相應部件。繪製附圖用於清楚地示出實施例的相關方面而不必成比例繪製。
【具體實施方式】
[0032]下面，詳細討論本發明實施例的製造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的發明構思。所討論的具體實施例僅是製造和使用本發明的例證性具體方式，而不用於限制本發明的範圍。
[0033]本發明的一些實施例涉及用於封裝半導體器件的載具晶圓。本文將描述新穎的載具晶圓及其製造方法和半導體器件的封裝方法。
[0034]圖1至圖3示出根據一些實施例製造載具晶圓110(見圖2)的方法的截面圖。首先參照圖1，根據本發明的實施例示出第一玻璃層IOOa以及與第一玻璃層IOOa連接的第二玻璃層IOOb的截面圖。第一玻璃層IOOa和第二玻璃層IOOb包含玻璃材料，作為實例，諸如硼矽酸鹽玻璃、鋁矽酸鹽玻璃、鹼-鋇矽酸鹽玻璃或石英。舉例來說，在一些實施例中，第一玻璃層IOOa和第二玻璃層IOOb可以包括主要成分SiO2以及為實現玻璃所需特性而包括的一種或多種元素。可選地，第一玻璃層IOOa和第二玻璃層IOOb可以包含其他材料。
[0035]第一玻璃層IOOa的厚度為尺寸Cl1，其中尺寸(I1是約1.2mm或1.2mm以下。第二玻璃層IOOb的厚度為尺寸d2，其中尺寸d2是約1.2mm或1.2mm以下。在一些實施例中，尺寸d2與尺寸Cl1基本上相同。在其他實施例中，尺寸d2與尺寸Cl1不相同。可選地，尺寸屯和七可以包括其他值。
[0036]第一玻璃層IOOa具有第一熱膨脹係數(CTE)，而第二玻璃層IOOb具有第二 CTE。在一些實施例中，第二玻璃層IOOb的第二 CTE不同於第一玻璃層IOOa的第一 CTE。根據本發明的一些實施例，例如將在本文中進一步描述的，選擇第一玻璃層IOOa和第二玻璃層IOOb的材料以獲得具有用於載具晶圓110的預定值的所需整體CTE。例如，在一些實施例中，第一玻璃層IOOa的第一 CTE和第二玻璃層IOOb的第二 CTE為約5或小於5或者約7或大於7。可選地，在其他實施例中，第一 CTE和第二 CTE可以包括其他值，而且第二 CTE可以與第一 CTE基本上相同。
[0037]圖2是包括第一玻璃層IOOa和第二玻璃層IOOb的複合載具晶圓110的截面圖。根據一些實施例，利用熱接合工藝、氫接合工藝、壓力接合工藝、膠粘工藝和/或這些的組合將第二玻璃層IOOb連接至第一玻璃層100a。例如，可以使用膠粘劑102將第一玻璃層IOOa和第二玻璃層IOOb接合起來。作為實例，膠粘劑102可以包括粘合劑或膠帶。在一些實施例中，在施加膠粘劑102之前，可以對第一玻璃層IOOa和第二玻璃層IOOb中的一個或者兩個都實施旋轉塗布。作為實例，膠粘劑102可以包括諸如苯並環丁烯(BCB)或SU-8(其可以包含環氧樹脂，Y-丁內酯和三芳基鋶鹽)的材料，但是可選地也可以使用其他材料。在熱接合工藝的接合工藝期間，第一玻璃層IOOa和第二玻璃層IOOb可以暴露於熱量104。例如，可以在約100°C至約250°C的溫度下加熱第一玻璃層IOOa和第二玻璃層100b。可選地，可以使用其他溫度。在壓力接合工藝中，也可以使用壓力106將第一玻璃層IOOa和第二玻璃層IOOb接合起來。例如，壓力106的量可以為約20至100KN並持續預定的一段時間。可選地，可以使用其他量的壓力106。例如，可以利用夾具或其他工具或通過室內施加的壓力施加壓力106。例如,在一些實施例中，可以使用壓力、氫氣、和/或熱量104藉助範德華力將第一玻璃層IOOa和第二玻璃層IOOb接合起來。可選地，可以使用其他類型的接合工藝。
[0038]在一些實施例中，在接合工藝之後，載具晶圓110的總厚度為尺寸d3,其中尺寸d3是1.5mm或1.5mm以下。在一些實施例中，作為另一個實例,尺寸d3可以是約0.85mm。可選地，尺寸屯可以是其他值。在一些實施例中，在複合載具晶圓110中不包括粘合劑102。
[0039]在將第二玻璃層IOOb連接至第一玻璃層IOOa之後，在一些實施例中，分別利用拋光工藝114a或114b拋光第一玻璃層IOOa和/或第二玻璃層100b，如圖3所示。例如，拋光工藝114a和/或114b製備載具晶圓110的一個或多個表面。還如圖3所不,在一些實施例中，利用形成工藝112形成載具晶圓110。形成工藝112包括通過將載具晶圓110的邊緣研磨和/或抹平至預定的所需尺寸和形狀而重塑載具晶圓110的第一玻璃層IOOa和第二玻璃層IOOb的邊緣。如圖4所示，在一些實施例中，載具晶圓110在俯視圖中的形狀基本上是圓形。
[0040]圖4是圖3所示的載具晶圓110的俯視圖。在接合工藝之後，包括槽口或其他類型的對準部件的對準部件116形成在第一玻璃層IOOa和第二玻璃層IOOb的邊緣上。多個對準部件116可以可選地形成在載具晶圓110的邊緣上，未在圖中示出。在一些實施例中，載具晶圓110的直徑可以為約300mm。可選地,載具晶圓110可以包括其他大小或尺寸。
[0041]圖5是根據其他實施例的載具晶圓110的截面圖。載具晶圓110是包括多個玻璃層100a、100b、IOOc和IOOd的複合晶圓。圖5中示出四個玻璃層100a、100b、IOOc和IOOd ；然而根據本發明的實施例，載具晶圓110包括兩個或兩個以上的玻璃層100a、100b、IOOc和IOOd0在一些實施例中，至少一個第三玻璃層IOOc和IOOd與第二玻璃層IOOb或第一玻璃層IOOa連接。載具晶圓110也可以包括多於四個的玻璃層100a、100b、IOOc和100d。例如，在一些實施例中，可以依次將玻璃層100a、100b、IOOc和IOOd接合起來，或者可以同時將玻璃層100a、100b、IOOc和IOOd的整體堆疊件接合起來。
[0042]圖6是示出載具晶圓110和載具晶圓110的玻璃層100a、100b、IOOc和IOOd的一些熱膨脹係數(CTE)的圖表。在該圖表中標繪出一些目前可商購獲得的玻璃層的厚度和CTE。示出了從若干供應商V1、V2、V3和V4獲得的玻璃層的CTE(單位為百萬分之一(ppm)/° K)相對於厚度(單位為mm)的繪圖。區域118示出約4.8至7.0的CTE範圍，目前可購買獲得的玻璃層都不在該範圍內。
[0043]有利的是，通過製造具有如圖2所示的多個玻璃層IOOa和IOOb或如圖5所示的玻璃層100a、IOObUOOc和/或IOOd的複合載具晶圓110，可以獲得整體CTE落入圖6所示圖表的區域118內的載具晶圓110。這在封裝應用中是令人滿意的，其中該CTE範圍是有利的，因為部分封裝系統或整個封裝系統的CTE落入該範圍。因此，通過本發明的實施例可以實現與封裝系統材料的CTE的近似匹配或準確匹配。例如，在一些實施例中，載具晶圓110的整體CTE在約3至11的範圍內。可選地，整體CTE可以包括其他值。
[0044]作為一個實例，第一玻璃層IOOa可以包括圖6所示圖表上CTE為約3.8的位置117,以及第二玻璃層IOOb可以包括圖表上CTE為約8.0的位置119，從而使得載具晶圓110的整體CTE是約5.9。有利的是，可以選擇載具晶圓110的玻璃層100a、100b、IOOc和IOOd的厚度和CTE的各種組合從而獲得載具晶圓110所期望的預定整體CTE值，該整體CTE值落入區域118內或落在低於或者高於區域118的CTE值的區域內。圖6中的圖表可以用於選擇玻璃層100a、100b、IOOc和IOOd從而獲得複合載具晶圓110所需的整體CTE值並實現更寬的工藝窗口。
[0045]圖7至圖14是根據一些實施例的使用本文描述的載具晶圓110的方法的截面圖。載具晶圓110用於封裝半導體器件，諸如圖10至圖14示出的集成電路管芯130。在圖10至圖14中僅示出一個集成電路管芯130 ;然而，根據一些實施例，在載具晶圓110的表面上方同時封裝多個集成電路管芯130。下文將要進一步描述的，在去除載具晶圓110之後，將經過封裝的集成電路管芯130分割成單獨的封裝的半導體器件。
[0046]在圖7中，首先提供本文所描述的包括多個玻璃層100a、100b、IOOc和/或IOOd並獲得具體封裝系統所需的CTE的載具晶圓110。在本文中，載具晶圓110也被稱為第一載具晶圓110。包括膠粘劑或膠帶的粘合劑120形成在載具晶圓110上方。包含聚苯並惡唑(PBO)、聚醯亞胺或其他材料的絕緣層122形成在粘合劑120的上方。晶種層124形成在絕緣層122的上方。晶種層124包括金屬，該金屬用作用於形成組件通孔(through assemblyvias, TAV) 128(參見圖8)的鍍工藝的晶種。
[0047]在圖8中，包括絕緣材料的幹膜126形成在晶種層124的上方。利用光刻工藝使幹膜126圖案化，從而在幹膜126中留下用於TAV128的圖案。在一些實施例中，通過在幹膜126上方沉積光刻膠層(未示出)，然後將光刻膠層暴露於從其上形成有所需圖案的光刻掩模反射或穿過該光刻掩模的光或能量，利用光刻圖案化幹膜126。使光刻膠層顯影，部分光刻膠層被灰化或蝕刻去除，從而在幹膜126的頂部上留下經過圖案化的光刻膠層。然後將光刻膠層用作掩模同時蝕刻去除幹膜126的暴露部分。然後去除光刻膠層。作為另一個實例，也可以使用直接圖案化工藝使幹膜126圖案化。
[0048]利用鍍工藝在幹膜126的圖案中形成TAV128。在一些實施例中，TAV128包含Cu或Cu合金。在一些實施例中，在俯視圖中TAV128具有圓形、橢圓形、正方形或矩形形狀。可選地，TAV128可以包括其他材料和形狀。然後，如圖9所示，去除幹膜126。
[0049]然後，如圖10所示，利用包含膠粘劑或膠帶的粘合劑132將集成電路管芯130接合至晶種層124。集成電路管芯130包括形成在半導體襯底上方的半導體電路，該半導體襯底包括例如娃或其他類型的半導體材料。集成電路管芯130包括有源元件或電路(未示出)，該有源元件或電路可以包括電晶體、二極體、電容器、電感器和其他類型的器件。作為實例，集成電路管芯130可以包括存儲器器件、邏輯器件或其他類型的電路。集成電路管芯130包括多個設置在絕緣材料135內的接觸焊盤134，絕緣材料135形成在集成電路管芯130的頂面上。作為實例，接觸焊盤134包含Cu、Cu合金或其他金屬或材料。
[0050]還如圖10所示，模塑料136形成在集成電路管芯130、TAV128和晶種層124的暴露部分的上方。如圖11所示，化學機械拋光模塑料136從而暴露TAV128的頂面和集成電路管芯130的接觸焊盤134的頂面。
[0051]如圖12所示，在模塑料136以及TAV128和集成電路管芯130的接觸焊盤134的暴露頂面上方形成第一再分布層(RDL) 138。第一 RDL138包括一個或多個絕緣材料層和一個或多個導線層，未在圖中示出。作為實例，導線層可以包含Cu、Al、這些的合金或其他材料。作為實例，絕緣材料層可以包括二氧化矽、氮化矽、其他絕緣體或這些的組合。例如，在一些實施例中，第一 RDL層138可以包括適用於將集成電路管芯130的接觸焊盤134的足跡(footprint)扇出至封裝件的更大足跡的扇出區(未示出)。在一些實施例中，第一 RDL138可以包括位於其頂面上用於連接多個焊料凸塊或焊球的球下金屬化層(UBM)，也未在圖中示出。例如，在一些實施例中，部分第一 RDL138將集成電路管芯130上的接觸焊盤134電連接至TAV128。
[0052]還如圖12所示，然後將載具晶圓110』連接至第一 RDL138。在本文中，載具晶圓110』也被稱為第二載具晶圓110』。在一些實施例中，第二載具晶圓110』可以包括本文對第一載具晶圓110所描述的相似或不同的多個玻璃層100a、100b、IOOc和100d。在其他實施例中，第二載具晶圓110』包括單個玻璃層。在又一個實施例中，第二載具晶圓110』包括多個玻璃層100a、100b、IOOc和100d，而第一載具晶圓110包括單個玻璃層。根據本發明的一些實施例，第一載具晶圓Iio和第二載具晶圓110』中的至少一個包括多個玻璃層100a、IOObUOOc 和 IOOd0
[0053]在將第二載具晶圓110』與第一 RDL138連接之後，使用去接合工藝去除第一載具晶圓110，如圖13所示。還使用一種或多種蝕刻工藝或去接合工藝去除粘合劑120、絕緣層122和晶種層124。然後在模塑料136的底面上、TSV128的暴露底面上以及集成電路管芯130的底面上方形成第二 RDL140。例如，第二 RDL140可以包括如對第一 RDL138所描述的類似的材料層。然後，如圖14所示，使用去接合工藝去除第二載具晶圓110』。
[0054]如圖所示，經過封裝的半導體器件150包括封裝系統152和集成電路管芯130。在一些實施例中，在集成電路管芯130上方形成的封裝系統152包括第一 RDL138和第二RDL140兩者。在其他實施例中，如圖14中的虛線所示，封裝系統152隻包括第一 RDL138。封裝系統152包括圖14中示出的除了集成電路管芯130之外的元件；即利用封裝系統152封裝集成電路管芯130。TAV128為封裝系統152提供垂直連接，例如在第一 RDL138和第二RDL140之間。在一些實施例中，第一 RDL138和第二 RDL140為封裝系統152提供水平連接。
[0055]在圖7至圖14所示的工藝流程之後，如圖14所示，沿著劃線154分割包括經過封裝的半導體器件150的封裝的集成電路管芯130。例如，在劃線154處分割設置在集成電路管芯130上方的封裝系統從而形成多個單獨的封裝的半導體器件150。可以通過將多個焊料凸塊或焊球連接至第一 RDL138和/或第二 RDL140將每個經過封裝的半導體器件150連接至另一個經過封裝的半導體器件150。然後可以將焊料凸塊或焊球連接至本文所描述的另一個經過封裝的半導體器件150的RDL138或140，或連接至另一種類型的經過封裝的半導體器件，從而形成堆疊封裝(PoP)器件(未示出)。
[0056]圖15是根據一些實施例封裝半導體器件的方法的流程圖160。在步驟162，將集成電路管芯130連接至載具晶圓110，載具晶圓110包括與第二玻璃層IOOb連接的第一玻璃層IOOa(也參見圖10)。在步驟164，在集成電路管芯和載具晶圓110的上方形成封裝系統152 (圖14)。在步驟166，去除載具晶圓110 (圖12和13)。
[0057]本發明的一些實施例包括形成具有多個玻璃層100a、100b、IOOc和/或IOOd的複合載具晶圓110的方法，並且也包括具有多個玻璃層100a、100b、IOOc和IOOd的載具晶圓110。本發明的一些實施例包括利用新穎的載具晶圓110封裝半導體器件的方法。
[0058]本發明的一些實施例的優點包括提供了新穎的具有多個玻璃層100a、100b、IOOc和/或IOOd的複合載具晶圓110。通過本文描述的一些實施例，可以獲得CTE值與各種封裝系統和結構的CTE值基本上等同的載具晶圓110。通過在載具晶圓110結構中包括多個玻璃層100a、100b、IOOc和IOOd可以獲得靈活的CTE值。CTE與封裝系統的CTE匹配的能力為經過封裝的半導體器件150帶來翹曲減少、翹曲優化和翹曲控制，還為例如在第一RDL138或第二 RDL140上後續形成的焊料凸塊帶來更寬的凸塊工藝裕度(bumping processmargin)。有利的是，得到的載具晶圓110的整體CTE範圍所在的CTE範圍是目前可商購得到的單層載具晶圓所達不到的。新穎的載具晶圓110的結構和設計可以很容易地應用於封裝工藝流程中。
[0059]根據本發明的一些實施例，一種載具晶圓包括第一玻璃層以及與第一玻璃層連接的第二玻璃層。第一玻璃層具有第一 CTE，而第二玻璃層具有第二 CTE。
[0060]根據其他實施例，一種製造載具晶圓的方法包括提供第一玻璃層以及將第二玻璃層連接至第一玻璃層。第一玻璃層具有第一 CTE，而第二玻璃層具有第二 CTE。
[0061]根據其他實施例，一種封裝半導體器件的方法包括提供載具晶圓，該載具晶圓包括與第二玻璃層連接的第一玻璃層。該方法包括在載具晶圓上方連接多個集成電路管芯，在多個集成電路管芯中的每一個集成電路管芯和載具晶圓的上方形成封裝系統，以及去除載具晶圓。
[0062]儘管已經詳細地描述了本發明的一些實施例及其優勢，但應該理解，可以在不背離所附權利要求限定的本發明的精神和範圍的情況下，進行各種改變、替換和更改。例如，本領域普通技術人員將很容易理解，本文描述的許多部件、功能、工藝和材料可以發生變化而仍然在本發明的範圍內。而且，本申請的範圍並不僅限於本說明書中描述的工藝、機器、製造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員根據本發明應很容易理解，根據本發明可以利用現有的或今後開發的用於執行與本文所述相應實施例基本上相同的功能或者獲得基本上相同的結果的工藝、機器、製造、材料組分、裝置、方法或步驟。因此，所附權利要求預期在其範圍內包括這樣的工藝、機器、製造、材料組分、裝置、方法或步驟。
【權利要求】
1.一種載具晶圓，包括: 第一玻璃層；以及 與所述第一玻璃層連接的第二玻璃層，其中所述第一玻璃層具有第一熱膨脹係數(CTE)，而所述第二玻璃層具有第二 CTE。
2.根據權利要求1所述的載具晶圓，其中所述第一玻璃層具有第一厚度，而所述第二玻璃層具有第二厚度。
3.根據權利要求2所述的載具晶圓，其中，所述第二厚度與所述第一厚度基本上相同；或者所述第二厚度不同於所述第一厚度。
4.根據權利要求1所述的載具晶圓，其中所述第二CTE不同於所述第一 CTE ;或者所述第二 CTE與所述第一 CTE基本上相同。
5.根據權利要求1所述的載具晶圓，其中所述載具晶圓的整體CTE在約3至11的範圍內。
6.根據權利要求1所述的載具晶圓，其中所述第一CTE或所述第二 CTE是約5以下或者約7以上。
7.—種製造載具晶圓的方法，所述方法包括: 提供第一玻璃層，所述第一玻璃層具有第一熱膨脹係數(CTE);以及 將第二玻璃層連接至所述第一玻璃層，其中所述第二玻璃層具有第二 CTE。
8.根據權利要求7所述的方法，還包括將至少一個第三玻璃層連接至所述第二玻璃層或所述第一玻璃層。
9.根據權利要求7所述的方法，還包括選擇具有所述第一CTE的第一玻璃層和選擇具有所述第二 CTE的第二玻璃層從而使所述載具晶圓的整體CTE為預定值。
10.一種封裝半導體器件的方法，所述方法包括: 將多個集成電路管芯連接至載具晶圓，所述載具晶圓包括與第二玻璃層連接的第一玻璃層; 在所述多個集成電路管芯中的每一個集成電路管芯和所述載具晶圓的上方形成封裝系統；以及 去除所述載具晶圓。
【文檔編號】H01L21/50GK103811394SQ201310028364
【公開日】2014年5月21日 申請日期:2013年1月24日 優先權日:2012年11月7日
【發明者】陳承先, 李明機, 餘振華, 胡延章 申請人:臺灣積體電路製造股份有限公司