具有嵌入rf模塊功率級電路的印刷電路板的製作方法
2023-10-06 03:24:04 2
專利名稱：具有嵌入rf模塊功率級電路的印刷電路板的製作方法
技術領域：
本發明一般的涉及一種具有嵌入RF模塊功率級電路的印刷電路板(PCB)，並且尤其涉及一種具有嵌入RF模塊功率級電路的PCB，其中在多層線路板的電源層上定義或者形成電阻、磁珠(bead)或者電感的終端板以將所述電阻、磁珠或者電感連接到所述電源層，並且所述電阻、磁珠或者電感通過使用穿孔或者垂直嵌入所述電阻、磁珠或者電感到電源層而與去耦電容並聯，從而減小所述RF模塊的尺寸並且提高其性能。
背景技術：
為了適應近年來電子工業的發展以滿足電子產品微型化和高度功能化的需求，電子技術發展為將電阻、電容以及IC(集成電路)插入到基底內。
儘管至今仍然將分散的晶片電阻或者分散的晶片電容安裝在PCB表面，但是近年來一直在研究將無源設備例如電阻或者電容嵌入PCB的技術。
也就是說，製造嵌入無源設備的PCB的技術將通過使用新的材料和工藝將無源設備插入PCB的外層或者內層，而取代傳統的晶片電阻或者晶片電容。
在嵌入無源設備的PCB中，其中無源設備插入到PCB的外層或者內層，當無源設備被包含為PCB的一部分而不管PCB的尺寸時，它被稱為「嵌入無源設備」。這種基底被稱為「嵌入無源設備PCB」、嵌入無源設備PCB的最重要的特點是無源設備例如電阻或者電容等在PCB內部提供，而不需要將分散的無源設備安裝在PCB的表面上。
根據近年來嵌入無源設備PCB的技術趨勢，對在倒裝晶片封裝基底中實現嵌入去耦電容以生產高速產品的技術進行了深入研究。對此，在授權於Intel公司的美國專利No.6,407,929中公開了一種製造具有嵌入電容的倒裝晶片基底的方法。
圖1A至1K顯示了專利授權於Intel公司的製造具有嵌入電容的倒裝晶片基底的工藝。
圖1A至1E顯示了製造矽晶片電容的工藝，並且圖1F至1K顯示了通過在封裝中安裝電容而製造包含嵌入電容的封裝基底的工藝。
如圖1A所示，準備矽基底101，並且如圖1B所示，在矽基底101上沉積鈦或者氮化鈦以形成勢壘層(barrier layer)102。
如圖1C所示，在勢壘層102上沉積鉑、鈀或者AlSiCu以形成厚度為1～10μm的矽晶片電容下部電極103。
如圖1D所示，在下部電極103上沉積具有很高的介電常數的材料例如SrTiO3、BaTiO3、Pb(Zr)TiO3或者Ta2O5，從而形成厚度為100～1000A的電容介電層104。
如圖1E所示，使用與形成矽晶片電容的下部電極103相同的工藝在介電層104上形成矽晶片電容的上部電極105。
接著，在具有多個穿孔並且在其上沉積了導電材料的電子封裝上安裝厚度為30～150μm的矽晶片電容，然後形成絕緣層，從而製造具有嵌入矽晶片電容的倒裝晶片封裝。
也就是說，如圖1F所示，提供了具有內部電子電路的倒裝晶片封裝基底，所述內部電子電路中形成了多個穿孔並且沉積了導電材料，並且在該倒裝晶片封裝基底上安裝了矽晶片電容，如圖1G所示。
在圖1H中，在圖1G中安裝的矽晶片電容上形成厚度為80～150μm的絕緣層109。
在圖1I中，對絕緣層109進行雷射切割以形成直徑為50～300μm的穿孔110。
在圖1J中，為了電連接矽晶片電容的上部電極105，沉積導電材料112。圖1K為顯示使用積層(build-up)工藝的具有嵌入電容的電子封裝的截面圖。
除了授權於Intel公司的美國專利No.6,407,929之外，與嵌入無源設備PCB相關的傳統技術還包括關於「layered ceramic part」的日本特開No.1995-115277，關於「high-frequency module and fabrication method thereof」的日本特開No.2002-344146，以及關於「printed circuit board」的日本專利特開No.2004-056144。
這些傳統技術用於實現倒裝晶片封裝基底中的嵌入去耦電容以生產高速產品。然而，目前尚未很好的開發嵌入與去耦電容相關聯的電阻或者磁珠以提高高度集成化的RF IC的功率級的性能的技術。
發明內容
為了解決現有技術中的上述問題，本發明的一個目標是提供一種嵌入與去耦電容相關聯的電阻或者磁珠以提高高度集成化的RF IC的功率級的性能的PCB。
為了實現上述目標，本發明提供了一種具有嵌入RF模塊功率級電路的PCB，包括電源層，該電源層形成於多層印刷電路板中，並包括與其電絕緣的連接板，並且連接到外部電源線；第一設備，其一個端子置於所述電源層的連接板上，並且其另一個端子置於所述電源層上；以及第二設備，形成在所述多層印刷電路板中，通過第一連接穿孔連接到所述第一設備，並且通過第二連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊。
同時，本發明提供了一種具有嵌入RF模塊功率級電路的PCB，包括電源層，該電源層形成於多層印刷電路板中，連接到外部電源線，並且具有其內定義的連接板區域；第一設備，其一個端子置於所述電源層的連接板區域上，所述連接板區域垂直於所述電源層設置；以及第二設備，形成在所述多層印刷電路板中，連接到所述第一設備的另一端子，並且通過連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊。
同時，本發明提供了一種具有嵌入RF模塊功率級電路的PCB，包括電源層，該電源層形成於多層印刷電路板中，並包括與其電絕緣的連接板，並且連接到外部電源線；第一設備，其一個端子置於所述電源層的連接板上，並且其另一個端子置於所述電源層上；第二設備，形成在所述多層印刷電路板中，通過第一連接穿孔連接到所述第一設備，並且通過第二連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊；以及第三設備，形成在所述多層印刷電路板中，通過第三連接穿孔連接到所述第二設備，並且通過第四連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊。
同時，本發明提供了一種具有嵌入RF模塊功率級電路的PCB，包括電源層，該電源層形成在多層印刷電路板中，連接到外部電源線，並且具有其內定義的連接板區域；第一設備，其一個端子置於所述電源層的連接板上，所述連接板垂直於所述電源層設置；第二設備，形成在所述多層印刷電路板中，連接到所述第一設備的另一端子，並且通過第一連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊；以及第三設備，形成在所述多層印刷電路板中，通過第二連接穿孔連接到所述第二設備，並且通過第三連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊。
圖1A至1K為顯示專利授權於Intel公司的製造具有嵌入電容的倒裝晶片基底的傳統工藝的截面圖；圖2A為顯示根據本發明第一實施方式的具有嵌入RF模塊功率級電路的PCB的截面圖，並且圖2B為圖2A的等效電路圖；
圖3A為顯示圖2A的電源層的頂視平面圖，並且圖3B為顯示圖2B的接地層的頂視平面圖；圖4A為顯示根據本發明第二實施方式的具有嵌入RF模塊功率級電路的PCB的截面圖，並且圖4B為圖4A的等效電路圖；圖5A為顯示圖4A的電源層的頂視平面圖，並且圖5B為顯示圖4B的接地層的頂視平面圖；圖6A為顯示根據本發明第三實施方式的具有嵌入RF模塊功率級電路的PCB的截面圖，並且圖6B為圖6A的等效電路圖；以及圖7為顯示圖6A的電源層的頂視平面圖。
具體實施例方式
下面對本發明的優選實施方式進行詳細描述。
組成RF(射頻)模塊的RF IC和基帶IC通常實現為具有互不相同的功率級電路。也就是說，在RF IC的情況下，從防止振蕩的角度來看，在單塊晶片上集成的不同功率級之間耦合的高頻抑制被認為是重要的設計工藝。
因此，與數字IC的功率級的結構不同，RF IC通過電阻或者磁珠實現了上述功能，並且進一步行使穩定DC偏移的功能並且作為RF扼流圈(choke)工作。
圖2A為顯示根據本發明第一實施方式的具有嵌入RF IC的RC功率級電路的PCB的截面圖，並且圖2B為圖2A的等效電路圖。
參考圖2A，根據本發明第一實施方式的嵌入了RF IC的RC功率級電路的PCB具有形成為內部層的電源層210和接地層230。
如圖2A和3A所示，在電源層210中形成多個連接板295a、295b、295c以隔離於電源層210。
這樣，連接板295a、295b、295c可以通過蝕刻從電源層210去除環繞連接板295a、295b、295c的部分而形成。
同時，電阻260a、260b、260c的第一側置於各個連接板295a、295b、295c上，並且其第二側置於電源層210上。
為了將電阻260a、260b、260c連接到去耦電容231a、231b、231c，連接穿孔270a、270b、270c的第一側連接到各個連接板295a、295b、295c，並且其第二側通過接地層220的凹槽221a、221b、221c連接到去耦電容231a、231b、231c的各個上部電極230a、230b、230c，如圖3B所示。
通過這種方式，當使用連接穿孔270a、270b、270c將電阻260a、260b、260c連接到去耦電容的上部電極230a、230b、230c時，去耦電容231a、231b、231c與電阻260a、260b、260c並聯，如圖2B中的等效電路圖所示。
這樣，各個去耦電容231a、231b、231c由接地層220、層積在接地層220上的具有高介電常數的絕緣層225以及在絕緣層225上形成的上部電極230a、230b、230c組成。當使用接地層220作為下部電極時，去耦電容231a、231b、231c的第一側接地，如圖2B所示。
三個去耦電容231a、231b、231c的上部電極230a、230b、230c通過連接穿孔280a、280b、280c分別連接到RF IC 250。
並且，連接穿孔280a、280b、280c將電阻260a、260b、260c連接到RF IC 250。因此，當去耦電容231a、231b、231c和電阻260a、260b、260c通過連接穿孔280a、280b、280c連接到RF IC 250時，去耦電容231a、231b、231c和電阻260a、260b、260c的並聯點連接到RF IC 250的輸入端子，如圖2B所示。因此，圖2A中的嵌入了多個電阻260a、260b、260c和去耦電容231a、231b、231c的PCB組成了圖2B的等效電路。
圖4A為顯示根據本發明第二實施方式的具有嵌入RF IC的LC功率級電路的PCB的截面圖，並且圖4B為圖4A的等效電路圖。
參考圖4A，根據本發明第二實施方式的嵌入了RF IC的LC功率級電路的PCB具有形成為內部層的電源層310和接地層330。這樣，在電源層310中，定義了多個連接板區域395a、395b、395c，如圖4A和5A所示。
與圖2A所示的第一實施方式不同，根據第二實施方式，電感360a、360b、360c垂直於電源層310而形成，並且通過圖5B中的接地層320的凹槽連接到去耦電容331a、331b、331c的上部電極330a、330b、330c，如圖3B所示。
通過這種方式，當電感360a、360b、360c的第一側連接到電源層310的各個連接板區域395a、395b、395c並且其第二側連接到去耦電容331a、331b、331c的上部電極330a、330b、330c時，電感360a、360b、360c和去耦電容331a、331b、331c分別互相併聯，如圖4B中的等效電路圖所示。
這樣，各個去耦電容231a、231b、231c由接地層320、層積在接地層320上的具有高介電常數的絕緣層325以及在絕緣層325上形成的上部電極330a、330b、330c組成。當使用接地層320作為下部電極時，去耦電容331a、331b、331c的第一側接地，如圖4B所示。
三個去耦電容331a、331b、331c的上部電極330a、330b、330c通過連接穿孔380a、380b、380c連接到RF IC 350。
而且，連接穿孔380a、380b、380c分別將電感360a、360b、360c連接到RF IC 350。當去耦電容331a、331b、331c和電感360a、360b、360c通過連接穿孔380a、380b、380c連接到RF IC 350時，去耦電容331a、331b、331c和電感360a、360b、360c的並聯點連接到RF IC 350的輸入端子，如圖4B所示。因此，圖4A中的嵌入了電感360a、360b、360c和去耦電容331a、331b、331c的PCB組成了圖4B的等效電路。
根據第二實施方式，與第一實施方式不同，與電源層310隔離的附加連接板並不是在電源層310中形成，並且電感360a、360b、360c垂直設置以形成電路。然而，如同在第一實施方式中，與電源層310隔離的附加連接板可以形成在電源層310中，並且電感360a、360b、360c的第一側可以連接到附加連接板並且其第二側可以連接到電源層310，從而形成電路。並且，在第一實施方式中，可以按照如下方式形成電路，即，使得附加連接板295a、295b、295c並不在電源層210中形成，並且電阻260a、260b、260c垂直於電源層210設置，如同第二實施方式一樣。
圖6A為顯示根據本發明第三實施方式的具有嵌入RF功率級的PCB的截面圖，並且圖6B為圖6A的等效電路圖。
參考圖6A，根據本發明第三實施方式的嵌入了RF IC的RC功率級電路的PCB由形成為內部層的第一接地層405、電源層410、第一去耦電容電源層420、第二接地層430以及第二去耦電容電源層440組成。
第一接地層405和第二接地層430通過連接穿孔475a、475b互相連接，從而保持相同的接地電壓。
而且，在電源層410中形成多個連接板414a、414b、414c以隔離於電源層410，如圖6A和圖7所示。
這些連接板414a、414b、414c可以通過蝕刻從電源層410去除環繞連接板414a、414b、414c的部分而形成。
電感412a、412b、412c的第一側置於各個連接板414a、414b、414c上，並且其第二側置於電源層410上。
為了將電感412a、412b、412c連接到設置在第一去耦電容電源層420上的各個去耦電容422a、422b、422c的上部電極表面423a、423b、423c，連接穿孔470a、470b、470c的第一側連接到各個連接板414a、414b、414c，並且其第二側連接到去耦電容的上部電極423a、423b、423c。
通過這種方式，當使用連接穿孔470a、470b、470c將電感412a、412b、412c連接到去耦電容的上部電極423a、423b、423c時，去耦電容422a、422b、422c分別與電感412a、412b、412c並聯，如圖6B中的等效電路圖所示。
這樣，各個去耦電容422a、422b、422c由第一去耦電源層420、第二接地層430以及在第一去耦電源層420和第二接地層430之間形成的具有高介電常數的絕緣層425組成。
並且，第一去耦電容電源層420和第二去耦電容電源層440通過其他的連接穿孔472a、472b、472c互相連接，從而置於第二接地層430下方的去耦電容422a、422b、422c與置於第二接地層430上方的去耦電容437a、437b、437c並聯，如圖6B中的等效電路圖所示。
置於第二接地層430上方的各個去耦電容437a、437b、437c包括第二接地層430、在第二接地層430上形成的具有高介電常數的絕緣層435以及在絕緣層435上形成的第二去耦電容電源層440的上部電極438a、438b、438c。這樣，當使用第二接地層作為下部電極時，去耦電容437a、437b、437c的第一側被接地，如圖6B所示。
設置在第二二接地層430下方的三個去耦電容422a、422b、422c的上部電極423a、423b、423c通過連接穿孔472a、472b、472c連接到RF IC 460。
設置在第二接地層430上方的三個去耦電容437a、437b、437c的上部電極438a、438b、438c通過連接穿孔474a、474b、474c連接到RF IC 460。
而且，連接穿孔472a、472b、472c將電感412a、412b、412c連接到RF IC 460。因此，當去耦電容422a、422b、422c和電感412a、412b、412c通過連接穿孔472a、472b、472c以及474a、474b、474c連接到RF IC 460時，去耦電容422a、422b、422c、437a、437b、437c和電感412a、412b、412c的並聯點連接到RF IC 460的輸入端，如圖6B所示。因此，圖6A中的嵌入了多個電感412a、412b、412c和去耦電容422a、422b、422c、437a、437b、437c的PCB組成了圖6B的等效電路。
如上所述，本發明提供了一種嵌入了RF模塊功率級電路的PCB。根據本發明，在RF IC周圍設置的去耦電容、電阻、磁珠或者電感被嵌入到RF IC封裝基底中，從而使得寄生電感最小化，產生了很高的功率級穩定性。
同時，根據本發明，在RF IC周圍設置的去耦電容、電阻、磁珠或者電感被嵌入到RF IC封裝基底中，從而減小了RF模塊的尺寸。
儘管為了示例目的公開了本發明的優選實施方式，本領域技術人員可以理解，各種修改、添加和替換都是可能的，但是並不背離所附權利要求書中限定的本發明的範圍和實質。
權利要求
1.一種具有嵌入RF模塊功率級電路的印刷電路板，包括電源層，形成在多層印刷電路板中，該電源層包括與其電絕緣的連接板，並且該電源層連接到外部電源線；第一設備，其一個端子置於所述電源層的連接板上，並且其另一個端子置於所述電源層上；以及第二設備，形成在所述多層印刷電路板中，通過第一連接穿孔連接到所述第一設備，並且通過第二連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊。
2.一種具有嵌入RF模塊功率級電路的印刷電路板，包括電源層，形成在多層印刷電路板中，連接到外部電源線，並且具有其內定義的連接板區域；第一設備，其一個端子置於所述電源層的連接板區域上，所述連接板區域垂直於所述電源層設置；以及第二設備，形成在所述多層印刷電路板中，連接到所述第一設備的另一端子，並且通過連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊。
3.根據權利要求1所述的印刷電路板，其中所述第一設備為電阻。
4.根據權利要求1所述的印刷電路板，其中所述第一設備為電感。
5.根據權利要求1所述的印刷電路板，其中所述第二設備包括在所述多層印刷電路板中形成的第一電極；層積在所述第一電極上的介電層；以及在所述介電層上形成的第二電極。
6.一種具有嵌入RF模塊功率級電路的印刷電路板，包括電源層，形成在多層印刷電路板中，該電源層包括與其電絕緣的連接板，並且連接到外部電源線；第一設備，其一個端子置於所述電源層的連接板上，並且其另一個端子置於所述電源層上；第二設備，形成在所述多層印刷電路板中，通過第一連接穿孔連接到所述第一設備，並且通過第二連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊；以及第三設備，形成在所述多層印刷電路板中，通過第三連接穿孔連接到所述第二設備，並且通過第四連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊。
7.一種具有嵌入RF模塊功率級電路的印刷電路板，包括電源層，形成在多層印刷電路板中，連接到外部電源線，並且具有其內定義的連接板區域；第一設備，其一個端子置於所述電源層的連接板上，所述連接板垂直於所述電源層設置；第二設備，形成在所述多層印刷電路板中，連接到所述第一設備的另一端子，並且通過第一連接穿孔連接到安裝在所述多層印刷電路板中的RFIC模塊；以及第三設備，形成在所述多層印刷電路板中，通過第二連接穿孔連接到所述第二設備，並且通過第三連接穿孔連接到安裝在所述多層印刷電路板中的RF IC模塊。
全文摘要
在此公開了一種具有嵌入RF模塊功率級電路的印刷電路板。特別的，本發明涉及一種具有嵌入RF模塊功率級電路的印刷電路板，其中在多層線路板的電源層上定義或者形成電阻、磁珠或者電感的終端板以將所述電阻、磁珠或者電感連接到所述電源層，並且所述電阻、磁珠或者電感通過使用穿孔或者垂直嵌入所述電阻、磁珠或者電感到電源層而與去耦電容並聯，從而減小所述RF模塊的尺寸並且提高其性能。
文檔編號H05K3/46GK1886024SQ20061008357
公開日2006年12月27日 申請日期2006年6月7日 優先權日2005年6月22日
發明者崔燉喆, 朱在哲, 李東煥, 樸祥秀, 尹熙洙 申請人:三星電機株式會社