用於較薄堆疊封裝件結構的方法和裝置的製作方法

2023-10-08 05:18:39

專利名稱：用於較薄堆疊封裝件結構的方法和裝置的製作方法
技術領域：
本發明涉及半導體製造，更具體而言，涉及用於堆疊封裝件結構的方法和裝置。
背景技術：
隨著使用集成電路製造的器件不斷縮小，對用於集成電路器件的較小封裝件的需求不斷增加。一種越來越多地被用來節省系統電路板上的空間並且減小所用的板面積的方法是用於在被稱為「堆疊封裝件(Package onPackage) 」或「PoP」器件的組合、垂直布置的封裝件結構中提供兩個或更多個集成電路。PoP結構通過將它們組合成單個封裝結構來減小集成電路所需的系統電路板面積，並且還消除對位於電路板上的可能另外使器件彼此連接的一些連接件跡線的需要。可以使用通孔連接在垂直布置的封裝器件之間提供電連接。例如，存儲器模塊可以是安裝在PoP結構中的上封裝件上的器件。作為非限制性實例，存儲器模塊可以包括一個、兩個或更多個商品存儲器器件，諸如，DDR DRAM、或FLASH器件。上封裝基板可以是多層電路板，並且可以由樹脂(例如，諸如FR4的紡織玻璃增強環氧樹脂或BT樹脂)、陶瓷、塑料、膜、或其他基板材料形成。上基板的底面可以具有遠離頂部基板的底面垂直延伸的一行或多行PoP連接件。這些PoP連接件提供到安裝在PoP器件的底部封裝件上的集成電路的連接，或者當將PoP器件最終安裝在系統電路板上時提供被映射(map)到系統板的連接。底部封裝件是具有安裝在其上的集成電路的基板。集成電路可以是「應用處理器」或「AP」。底部封裝件的上表面具有用於接收並且電連接至PoP連接件的接合盤(land)或焊盤。例如，如果PoP連接件是從上封裝件的底面延伸的多行焊料球，底部封裝件的上表面上的接合盤或焊盤將對應於這些連接件並且接收這些連接件。PoP結構的底部封裝件還具有位於其上(通常在底面上)的外部連接件，該外部連接件用於在PoP結構和系統電路板之間形成最後連接。底部封裝件可以是球柵陣列(「BGA」)型封裝件，並且具有在底面上布置成陣列的焊料球。因此，PoP器件具有位於頂部基板和底部基板之間的PoP連接件，以及從安裝在系統電路板上的焊盤上的底部基板延伸的外部連接件終端。然而，隨著對更高性能和更高頻率操作器件的需求的增加，在PoP結構中使用的布線變成顯著限制因素。用於從PoP結構中的器件到系統板以及從系統板到POP結構中的器件獲取信號的信號路徑非常長，該信號路徑可以包括板跡線、焊料球、焊料凸塊或C4連接件、以及接合線。這些路徑產生IR壓降並且導致系統變慢。而且，PoP器件在可攜式應用中的使用增加了對更薄封裝件的需求。

發明內容
一方面，本發明提供了一種半導體器件結構，包括:第一集成電路封裝件，包括安裝在第一基板上的至少一個集成電路器件，並且具有從所述第一基板的底面延伸的多個堆疊封裝連接件；以及第二集成電路封裝件，包括安裝在第二基板上的至少另一個集成電路器件，包括位於所述第二基板的上表面上連接至所述多個堆疊封裝連接件的多個接合盤，並且包括從所述第二集成電路封裝件的第二底面延伸的多個外部連接件；其中，至少所述第二基板包括堆疊在一起且沒有插入芯的多個介電層和導體。在所述的半導體器件結構中，所述多個堆疊封裝連接件是焊料。在所述的半導體器件結構中，所述多個外部連接件是焊料。在所述的半導體器件結構中，所述第一基板包括堆疊在一起且沒有插入芯的多個介電層和導體。在所述的半導體器件結構中，所述第一基板包括位於芯材料的第一表面上的第一多個介電層，以及在所述芯材料的第二表面上的第二多個介電層。在所述的半導體器件結構中，所述第一基板進一步包括在所述第一基板的所述底面的中心部分中形成的腔。在所述的半導體器件結構中，所述第二封裝件的所述至少另一個集成電路器件部分地延伸至在所述第一表面的所述底面的所述中心部分中形成的所述腔中。在所述的半導體器件結構中，所述至少另一個集成電路器件嵌入在所述第二基板中。在所述的半導體器件結構中，所述至少另一個集成電路器件使用跡線上板連接件安裝到所述第二基板。在所述的半導體器件結構中，所述至少一個集成電路器件是存儲器。在所述的半導體器件結構中，所述至少另一個集成電路器件是微處理器。另一方面，本發明提供了一種半導體器件結構，包括:第一集成電路封裝件，包括安裝在第一基板上的至少一個集成電路器件，並且具有從所述第一基板的底面延伸的多個堆疊封裝連接件，以及在所述底面上形成的並且延伸到所述第一基板中的腔，所述堆疊封裝連接件與所述腔間隔開布置；以及第二集成電路封裝件，包括安裝在第二基板上的至少另一個集成電路器件，包括位於所述第二基板的上表面上的連接至所述多個堆疊封裝連接件的多個接合盤，並且進一步包括從所述第二集成電路封裝件的底面延伸的多個外部連接件；其中，所述至少另一個集成電路器件中的至少一部分延伸至所述第一基板的所述底面上的腔中。在所述的半導體器件結構中，所述第二基板包括堆疊在一起且沒有插入芯的多個介電層和導體。在所述的半導體器件結構中，所述第一基板包括位於芯材料的第一表面上的第一多個介電層，以及位於所述芯材料的第二表面上的第二多個介電層。在所述的半導體器件結構中，所述第二基板包括位於第二芯材料的第一表面上的第三多個介電層，以及位於所述第二芯材料的第二表面上的第四多個介電層。又一方面，本發明提供了一種方法，包括:提供第一集成電路封裝件，所述第一集成電路封裝件包括位於第一基板上的上表面上的一個或多個集成電路，並且提供從所述第一基板的下表面延伸的多個堆疊封裝連接件；提供第二集成電路封裝件，包括:提供第二基板，在所述第二基板的上表面上具有一個或多個其他集成電路，所述第二基板包括布置在所述第二基板的上表面上用於接收所述多個堆疊封裝連接件的多個接合盤，並且進一步包括:提供從所述第二基板的底面延伸的多個外部連接件；以及通過將所述第一集成電路封裝件的所述堆疊封裝連接件接合至所述第二基板上的所述多個接合盤，將所述第一集成電路封裝件安裝到所述第二基板的所述上表面；其中，提供所述第二基板包括:提供相互堆疊且沒有插入芯的多個介電層和導體。在所述的方法中，提供所述第二基板進一步包括:提供具有覆蓋一個表面的導體的第一介電層；在所述第一介電層中形成第一層通孔；在所述第一層通孔中形成第一層導電材料；在所述第一層通孔中的所述導電材料上方形成第一層導電跡線；以及在所述導電跡線上方設置第二介電層。所述的方法進一步包括:在所述第二介電層中形成第二層通孔；在所述第二介電層中的所述第二層通孔中形成導電材料；在所述第二層通孔中的所述導電材料上方形成第二層導電跡線；以及圖案化覆蓋所述一個表面的所述導體，以用於容納外部連接件。所述的方法進一步包括:將所述一個或多個集成電路倒裝晶片安裝到所述第二基板的所述第二層導電跡線。所述的方法進一步包括:將所述一個或多個集成電路嵌入到所述第二基板內。


為了更完整地理解本發明及其優點，現在結合附圖所進行的以下說明作為參考，其中:圖1以三維視圖示出了其上安裝有PoP器件的印刷電路板的一部分；圖2以橫截面視圖示出了實施例PoP結構；圖3以橫截面視圖示出了另一個實施例PoP結構；圖4以橫截面視圖示出了可選實施例PoP結構；圖5以橫截面視圖不出了另一個可選實施例PoP結構；圖6以橫截面視圖示出了又一個可選實施例PoP結構；圖7示出了圖2的實施例的橫截面視圖並且示出了該實施例的信號路徑；圖8以橫截面視圖不出了另一個實施例PoP結構；圖9以橫截面視圖示出了用於形成實施例基板的中間工藝步驟；圖10以橫截面視圖示出了另外的加工之後的圖9的實施例基板；圖11以橫截面視圖示出了另外的加工之後的圖10的實施例；圖12以橫截面視圖示出了另外的加工之後的圖11的實施例；圖13以另一個橫截面視圖示出了另外的加工之後的圖12的實施例；圖14以另一個橫截面視圖示出了實施例PoP結構；圖15以流程圖示出了方法實施例；以及圖16以流程圖示出了可選方法實施例。附圖、示意圖和圖表都是說明性的且不是限制性的，而是本發明的實施例的實例，將其簡化用於說明目的，並且不按比例繪製。
具體實施例方式在下面詳細論述實例和說明性實施例的製造和使用。然而，應該理解，本發明提供了許多可以在各種具體環境中實現的可應用的發明構思。所論述的具體實施例僅僅是製造和使用本申請所公開的構思的說明性具體方式，而不用於限制本發明的範圍，並且也不用於限制所附權利要求的範圍。本申請的實施例(現在將詳細地描述其實例)提供用於具有減小的厚度和更短的信號通路長度的PoP結構的新方法和裝置。實施例PoP結構的更短布線距離在形成用於高頻或高性能器件的封裝件中特別有利，然而，有利的實施例使用不限於這些應用。使用實施例獲取的更薄PoP結構對於提供更薄的總形狀因數是有利的，對於諸如智慧型手機、平板計算機、電子閱讀器、PDA、可攜式視頻和音樂播放器、照相機、手持網頁瀏覽器或視頻接收器等手持和可攜式設備而言，對更薄的總形狀因數的需求日益增加。圖1以三維視圖示出了常規PoP結構13的四分之一部分，常規PoP結構13包括:作為底部封裝件的球柵陣列(「BGA」)封裝件15 ;以及安裝在PoP結構中的BGA封裝件上方的上封裝件17。從圖1中的上封裝件17的底面延伸的外部連接件與BGA封裝件15的上表面上的接合盤或焊盤相連接。本申請中描述的實施例具有從上封裝件的底部延伸到PoP結構的底部封裝件的上表面上的接合盤的連接件。在一些實施例中，這些連接件可以作為焊料球形成。然而，實施例和對實施例的各種應用不限於此。銅連接件諸如銅柱、支柱或螺柱、可控塌陷晶片連接件(「C4」)、銅或焊料凸塊、以及其他導電材料柱全都可以代替附圖中作為示例連接件示出的焊料球，或者與附圖中作為示例連接件示出的焊料球一起使用。而且，本文使用的術語「焊料」包括含鉛和無鉛焊料。含鉛焊料(諸如Pb/Sn成分)以及無鉛焊料(包括但不限於例如實施例SnAgCu( 「SAC」)成分)在術語「焊料」的範圍內，其還包括其他焊料成分，諸如共晶體。可以使用各種電鍍和塗布來改善可焊性，減少氧化，提高粘合性，改進回流工藝或者改進連接件的其他特性。所有這些變化都被視為本文論述的實施例的可選實施例，並且這些可選實施例也都落在所附權利要求的範圍內。在圖1中，在系統板21上安裝PoP結構13。系統板21可以是例如印刷電路板。可以使用球連接件安裝PoP結構，以在熱回流工藝中連接至系統板21上的接合盤。在回流工藝中，首先以與對應於BGA球形成的系統板21上的接合盤對準的形式放置BGA球，移動PoP結構以使BGA球與系統板21上的接合盤接觸，並且使用熱處理以使BGA球熔化和回流並且與電路板機械接合，完成PoP結構與電路板的電連接和機械連接。可以使用粘著劑以進一步增加機械強度，並且可以使用底部填充材料來提供對PoP結構13和系統板21之間的連接件的應力釋放。當器件的輸入和輸出連接件的數量增加時，常規PoP結構中的這些器件的使用形成更厚的結構。當PoP結構變得更厚時，從上封裝件上的器件到系統板的路徑的距離增加了。信號路徑可以包括接合焊盤、接合線、上封裝件上的跡線、穿過上封裝件的通孔、至下封裝件的焊料球或銅柱連接件、至下封裝件上的集成電路的焊料凸塊和焊盤、至系統電路板的另一通孔和另一焊料球。該路徑可以具有由路徑中的電流-電阻(「IR」)引起的明顯電壓降。而且，封裝件高度在設計其中需要較薄封裝件的非常薄的手持和可攜式設備中成為一個問題。如圖1中的典型PoP結構的厚度可以大於1.2毫米。該厚度對於某些薄器件應用可能太大。圖2以橫截面視圖示出了改進的PoP結構30的第一實施例。在圖2中，提供具有基板29的上封裝件27。該基板可以是紡織玻璃增強環氧樹脂「芯」。可以使用其他基板材料，包括但不限於例如BT樹脂。在印刷電路板結構中使用的材料(諸如FR4)可以用於基板29。該芯具有分離導電跡線的介電材料層，以形成多層電路板。例如，在介電層上方示出用於接收接合線35的焊盤36。通孔和接觸件可以用於垂直地連接跡線，以提供布線和映射連接。為通過基板的信號提供垂直路徑可以使用通孔，諸如，通孔37，其作為延伸穿過基板29的孔形成，然後用導電材料填充該孔或形成該孔的襯墊，以完成垂直連接路徑。然後，上封裝件27的底面上的跡線提供用於進一步將信號連接至通孔37並且直至上封裝件27的上面的路徑。上封裝件27在上表面和下表面上都具有焊料掩模層33。在圖2中還示出了鈍化層39，其可以是例如通過熱固性模塑料的壓縮模塑形成的用於保護通孔37、接合線35、以及焊盤36免受溼氣和熱應力的重疊模塑層(overmolded layer)。可以使用其他重疊模塑材料，諸如，樹脂和環氧樹脂。作為說明性而非限制性的實例，上封裝件27可以承載(carry)諸如存儲器器件的商品集成電路器件31。在該實施例中，器件31可以是FLASH、SRAM或DRAM器件。這些作為兩個堆疊管芯堆疊示出。可以安裝更多管芯，以增加所提供的存儲器的尺寸，或者可選地可以僅使用一個管芯。也可以在基板29上安裝其他類型的器件。在圖2中，示出了將器件31連接至基板29上的焊盤(諸如36)的接合線(諸如35)。然而，在可選布置中，底部存儲器管芯可以是「倒裝晶片」，並且可以使用焊料凸塊、或銅連接件接合至基板29的中心部分上的接合盤。在一些實施例中，可以作為元件形成若干垂直堆疊管芯的存儲器模塊，使用例如通孔連接件連接堆疊存儲器器件以形成存儲器模塊，並且模塊中的底部管芯可以是倒裝晶片安裝到基板29。所有這些布置都是被視為實施例的一部分的可選實施例，並且落入所附權利要求的範圍內。連接件38形成用於圖2的結構的PoP連接件。這些連接件38可以是焊料或其他導電材料。如圖2中所示，它們可以是焊料球，但是實施例不限於焊料球的使用，連接件可以是銅柱、銅螺柱、可控塌陷晶片連接件(「C4」)、或用於將元件連接至下面的板或器件的其他連接件。而且，在本說明書中使用的術語「焊料」不限於任何特定類型，並且可以使用含鉛或無鉛焊料。可以使用鉛和錫(Pb/Sn)或Pb的焊料球和其他材料。在可選實施例中，可以使用包括作為非限制性實例的錫、銀和銅(「SAC」)的無鉛成分。共晶成分可以用於形成連接件。連接件38的形狀也不限於「球」形，並且可以使用圓柱形、柱形、卵形、塔形、正方形、長方形和其他形狀。在圖2的實施例中，PoP連接件38在基板29的外圍布置成行。這種布置在上封裝件27的底面的中心部分中留下間隔，用於將在其下面安裝的晶片放置在由連接件38提供的垂直間隔內，並且鄰近上封裝件27的底面。以此方式，減小PoP結構30的厚度T2。如在下面進一步描述的，在其他實施例中，還可以通過多種其他修改進一步減小這種垂直間隔。在圖2中，應該注意，可以在除了 PoP結構30之外的應用中使用上封裝件。例如，可以將連接件38安裝到電路板上，並且存儲器器件31可以用於其他應用。因此，上封裝件27具有除了用於本文所論述的實施例之外的效用。在圖2中，在上封裝件27下面示出「無芯」底部封裝件25。該封裝件形成PoP結構的「BGA」部分並且承載應用處理器或「AP」42。AP 42可以是但不限於微處理器。用於AP42的可選實施例包括專用集成電路(「ASIC」)、數位訊號處理器(「DSP」)、無線電收發器1C、或執行所選的期望功能的其他功能器件的使用。如果AP 42是處理器或微處理器，則可以看出，存儲器器件31可以是與AP 42相關的程序存儲器、或高速緩衝存儲器；因此，PoP結構30的使用提供在器件中使用的「系統」。然後，PoP結構30的系統包括若干集成電路，但是僅需要一部分的系統電路板。在無芯基板41上建立底部封裝件25。該封裝件具有上封裝件27的一些部件；例如，示出具有通孔和接觸件的導電跡線和介電層，並且使用焊接掩模以保護基板41的上表面和下表面。但是，現在省略了在上封裝件27中使用的基板29或「芯」。如將在下面進一步描述的，本文公開的PoP結構的一些實施例使用一種用於製造具有減小的厚度的無芯基板(如圖2中的41)的新方法。相對於常規PoP器件達到的厚度，PoP結構30的厚度T2減小了。通過省略「芯」減小厚度具有幾個優點。縮短了從諸如31和42的器件到系統板連接件的路徑長度。由於每個路徑都是由通過該路徑的電流乘以路徑的電阻的乘積(「IR」)導致的電壓降，較短的路徑具有降低的「IR」降。而且，較短的路徑實現了較短的信號行程中的延遲時間，並因此實現了較高的工作頻率。而且，作為使用無芯基板的結果，封裝件在物理上變得更薄，這實現了更薄的系統封裝件。在圖2中，示出了使用「倒裝晶片」方法安裝到無芯基板41的AP 42 ;S卩，AP 42的表面上的接合焊盤被「翻轉」，所以其是「面朝下的」，並且接合焊盤通過導電材料連接至基板41上的跡線。在該具體實施例中，其不是限制性的而是一個可選性的實施例，使用「跡線上板」或「B0T」連接件。在AP 42的接合焊盤上形成銅連接件。這些被直接連接至基板41的上表面上的銅跡線，形成電連接。與更常規的「S0P」或「焊盤上焊料」方法相比，使用BOT方法實現了更細間距(接合焊盤之間的間隔更小)的連接。SOP方法需要在跡線上形成的焊盤之間具有更多的間隔，以允許焊盤上的焊料與隨後在AP 42上使用的焊料凸塊一起回流。然而，SOP實施例可以用於將AP 42安裝到基板41，並且對於某些應用，該方法可能具有優點。所有這些可選實施例都在所附權利要求的範圍內。示出了位於AP 42下面的BOT連接件之間的底部填充材料44。通常使用毛細管型底部填充(「CUF」)方法作為液體分配底部填充物。樹脂或環氧樹脂液體在AP 42下面流動並且填充連接件之間的空間。可以使用室溫、UV、或熱固化以固化該材料。底部填充物提供機械強度和應力釋放。位於無芯基板41的上表面上的接合盤或焊盤51接收PoP連接件38，其在該實施例中是焊料球。這些連接件可以連接至將器件31例如連接至AP 42或者連接至外部連接件48 (在該實施例中示出為焊料球)的跡線用於連接到系統。可以在基板41中形成通孔，或者可以通過通孔與基板內的內部跡線、通過另一個通孔與基板41的另一個表面上的跡線形成垂直連接。外部連接件48可以是諸如焊料球的焊料連接件。這些焊料球可以布置成行和列的柵格圖案，並且可以覆蓋基板41的大部分底面。外部連接件從而形成「球柵陣列」或「BGA」，並且底部封裝件25可以被稱為BGA封裝件。底部封裝件25還可以具有除了 PoP結構30以外的效用；即，底部封裝件25提供用於AP 42的封裝件，例如，其可以用於在PoP封裝件上具有存儲器器件的PoP結構中，或者底部封裝件25可以被安裝到沒有PoP封裝件的電路板。圖3以橫截面示圖示出可選實施例PoP結構60。圖2的多個元件在圖3中再次示出，並且對於這些元件，使用相同的參考數字。在圖3中，現在還在無芯基板79上形成上封裝件67。該基板由多個介電層形成，該多個介電層可以例如使用下面描述的方法實施例形成。這些層承載導電跡線並且包含通孔，使得使用到導電跡線的通孔和接觸件，多層電路板可以由無芯基板79形成。示出在基板79的上表面和下表面之間提供電連接的通孔77。無芯基板79比圖2中的基板29更薄；因此，PoP結構60具有小於圖2的T2的厚度T3，在圖2中，僅下封裝件是無芯的。此處，上封裝件67和下封裝件25都是無芯的。圖3的其餘元件與圖2相同。圖3的在AP 42上方且在上封裝件67下方的間隔49是可選的；該空間可以更小或者同樣如在圖2中不提供間隔。在該實施例中實現的厚度T3也小於使用常規PoP結構可以實現的厚度。在圖4中，以另一個橫截面視圖示出進一步可選的PoP結構80。多個元件與圖2中的相同，並且對於相同的元件使用相同的參考數字。在圖4中，上封裝件27與圖2中的相同，在有芯基板29上具有器件31、接合線35、焊盤36、焊接掩模33、以及通孔37。現在將下封裝件標記為85，以區分與圖2相比實施例中的差異。下封裝件85具有無芯基板91，其具有嵌入其中的晶片42。該AP 42可以是與圖2中相同類型的器件，但是在該實施例中，AP 42被嵌入在基板91中；S卩，AP 42的主體位於無芯基板91的厚度內，而不是設置在其頂部上。從而，與PoP結構的常規方法相比，製造出的PoP連接件38可以更薄，並且PoP結構80可以具有小得多的厚度T4。示出AP 42作為BOT連接器件安裝在於無芯基板91中形成的腔內，使得AP 42的上表面和位於基板91上方的焊接掩模93的上表面可以基本共面，但是該部件不是必需的。可選地，AP 42還可以在焊接掩模表面的上方垂直延伸。圖4中的上封裝件27與圖2中的上封裝件27相同，使用相同的參考數字並且在此不需要作進一步說明。圖5以橫截面視圖示出PoP結構實施例100。在該實施例中，例如，將上封裝件重新編號為107，以區分該實施例與圖2的上封裝件27。在圖5中，上封裝件107由芯基板109形成，該芯基板109可以是例如紡織玻璃增強環氧樹脂基板。在基板109的底部上形成腔105。該「腔向下」型布置允許安裝在下封裝件25上的AP 42的主體部分地延伸至上封裝件107的主體內的腔中，所以厚度T5相對於常規PoP結構具有的厚度能夠再次大大地減小。AP 42所需的垂直面積減小還允許減小PoP連接件38的厚度。圖5的其餘元件包括為如圖2中的無芯基板封裝件的下封裝件25、位於上封裝件上的器件31、AP 42、外部連接件48都與圖2中的相同，並且使用相同的數字。實施例100的其餘部件與PoP結構30相同。圖6以橫截面視圖示出了另一個實施例110。在圖6中，PoP結構110具有與圖5中上封裝件107相同的「腔向下」型上封裝件。下封裝件125現在是有芯基板，諸如，具有紡織玻璃增強環氧樹脂111的FR4基板。圖6的其餘部件與圖5中的相同並因此使用相同的參考數字。結構110的厚度T6通過使用如圖5中的腔105而降低；但是，PoP下封裝件125現在是常規的「有芯」基板111。腔向下型上封裝件107的使用再次允許結構110的厚度T6小於在常規PoP結構中可以實現的厚度。圖7示出圖2的實施例60並且進一步示出實施例中的器件的示例信號路徑20。信號路徑20示出從器件31通過接合線35到上基板、到銅跡線、通過通孔77到基板的下表面的路徑。該信號路徑繼續通過焊料球連接件38到下封裝件25的無芯基板中的跡線、到AP 42、然後通過下封裝件中的通孔到焊料球48並且到印刷電路板上。信號路徑的垂直部分由於通過無芯基板的使用和實施例的BOT安裝實現的厚度減小而縮短，這大大降低了信號路徑的IR降，改進了器件性能。圖8以又一個橫截面視圖示出了具有減少的翹曲特性的實施例PoP結構130。再次地，使用諸如像FR4的紡織玻璃增強環氧樹脂的有芯基板29形成上封裝件27，同時該實施例中的下封裝件135也是有芯基板，在此處編號為136。該基板136具有不對稱的電路層系統；在該實例中，上表面具有垂直堆疊的兩層電介質和銅跡線137、139，同時在該有芯基板136的底面上，示出單個介電層141。在測試中，已顯示這種布置相對於具有「對稱」分層的類似結構減少封裝件翹曲。實施例在基板136的上表面或者下表面上可以具有其他層，但是在所有實施例中，基板136的上表面都比基板136的下表面具有更多數量的介電層。在熱循環以及組裝PoP結構期間，這種不對稱層布置減小了其他可能發生的基板翹曲。圖8中所示的其餘部件與先前實施例中的那些相同，並且對於相同的元件再次使用相同的數字。例如，包括器件31、接合線35、焊盤36、焊接掩模33、通孔37、以及有芯基板29的上封裝件27與圖2中的相同。下基板135與圖7中的有芯基板125相似，除了介電材料層137、139和141按照如上所述的不對稱方式布置之外。連接件48、AP 42和PoP連接件38按照之前那樣布置。圖8的另一方面在於現在作為焊盤上焊料或「S0P」連接件示出從AP42到下封裝件135的連接。將這些編號為143，以區分它們與上述其他實施例中的BOT連接件43。然而，在可選實施例中，這種不對稱層基板布置還可以與如在上面附圖中的先前實施例中的用於AP 42的BOT連接件一起使用。SOP連接件143在基板135上具有帶焊料的焊盤，並且AP 42具有焊料凸塊，使通過使用熱回流工藝形成焊料連接件成為可能。在將AP 42是倒裝晶片安裝到基板136之後再次提供底部填充物44。SOP連接需要連接件之間的更大距離(更大間距)，並且因此不能實現使用BOT連接可以實現的AP 42上的終端的細間距解析度。BOT連接可以支持例如小於30微米的最小間距距離。現在描述用於製造供實施例使用的無芯基板的方法實施例。在圖9中，以橫截面視圖示出用於形成無芯基板的中間結構150。在工藝的中間階段中示出在任一表面上具有兩個相同的組件的載具158，其可以是玻璃或金屬載具。預浸潰材料(「預浸潰」)層153是樹脂浸潰紙或者布料，在一個表面上提供有諸如銅層的導電材料層155。暫時將導電層155粘附到載具158上用於加工。可以使用雷射鑽孔或其他鑽孔機構形成開口 156，以在所選位置暴露出下面的導電層155。這些開口將成為通孔。在圖10中，示出在另外的加工步驟之後的結構150。為了從圖9過渡到圖10，應用無電鍍銅，使用光刻來圖案化無電鍍層，實施電鍍，並且實施另外的圖案化以在預浸潰層153的表面上限定出通孔156和跡線159。這些跡線159在用於無芯基板的多層結構中形成內部連接。圖11以橫截面視圖中示出另外的加工之後的結構150。為了過渡到圖11中所示的階段，將另一預浸潰層162層壓到預浸潰層153。實施另外的金屬工藝。再次，使用雷射在區域164中形成開口，其是通孔。實施無電鍍，之後進行光刻圖案化和電鍍銅層，然後圖案化該銅層以在預浸潰層162的外表面上形成跡線165。這些跡線165將形成接合盤用於連接到AP 42集成電路，並且在將該無芯基板用於實施例PoP結構中的一種時用於將要在上表面上形成的PoP連接件。圖12以橫截面視圖示出另外的加工之後的圖10的兩個無芯基板中的一個。基板被切割或者切單形成獨立單元並且從載具158去除，不再示出該載具。然後，圖案化底部導電層155，以在預浸潰層153的底面上形成用於BGA球的接合盤，諸如浸潰層162、通孔164、以及跡線165、159的其餘元件按照先前那樣布置。圖13不出一些另外的加工步驟之後的圖12的無芯基板。在無芯基板的上表面和下表面上都形成焊接掩模層167。然後，圖案化焊接掩模以在跡線上方形成開口，並且在球接合盤上電鍍凸塊下金屬化層169。跡線165準備好用於安裝作為BOT器件的集成電路AP42。圖14以橫截面視圖示出使用無芯基板形成如上面圖2中所示的底部封裝件25的完成的組件。在無芯基板41的中心部分上安裝集成電路AP 42。在底面上安裝外部連接件48，其可以是焊料球。因此，底部封裝件25是BGA封裝件，並且準備好用於組裝到如圖2中所示的PoP結構30中。圖15以流程圖示出用於形成如上所示的無芯基板的方法實施例。在步驟62中，提供上封裝件，該上封裝件具有安裝在第一基板的上表面上的1C、以及從第一基板的底面延伸的PoP連接件。在步驟64中，提供下封裝件，該下封裝件具有位於第二基板上的至少一個1C、以及位於上表面上用於接收PoP連接件的接合盤。在步驟66中，在第二基板的底部上提供用於連接至電路板的外部連接件陣列。在步驟68中，將上封裝件和下封裝件堆疊並接合在一起，並且第二基板是電介質和導體層壓層且沒有插入芯的無芯基板。圖16以流程圖示出可選方法實施例。在步驟72中，提供具有位於第一基板上的IC以及從底面延伸的PoP連接件的上封裝件，以及在第一基板的中心部分中提供腔。在步驟74中，提供下封裝件，該下封裝件具有位於第二基板上的至少一個1C，在第二基板的上表面上具有用於接收PoP連接件的接合盤。在步驟76中，在第二基板的底面上提供外部連接件陣列。在步驟78中，將上封裝件和下封裝件堆疊在一起以形成PoP結構，將PoP連接件接合到第二基板的上表面上的接合盤，並且第二基板上的IC延伸到第一基板的底面上的腔中。當與常規方法相比時，每種方法都提供具有減小的信號長度和更薄的PoP結構的實施例。在測試媒介中，對於在常規PoP結構中具有大於1.2毫米的厚度的封裝件，實施例的使用使厚度減小30%並且降低到I毫米以下的PoP結構成為可能。在一個實施例中，半導體器件結構包括:第一集成電路封裝件，具有安裝在第一基板上的至少一個集成電路器件，並且具有從第一基板的底面延伸的多個堆疊封裝連接件；以及第二集成電路封裝件，包括安裝在第二基板上的至少另一個集成電路器件，具有位於第二基板的上表面上連接至多個堆疊封裝連接件的多個接合盤，並且具有從第二集成電路封裝件的第二底面延伸的多個外部連接件；其中，至少第二基板包括堆疊在一起且沒有插入芯的多個介電層和導體。在另一個實施例中，包括以上結構，其中多個堆疊封裝連接件是焊料。在另一實施例中，多個外部連接件是焊料。在又一個實施例中，第一基板包括堆疊在一起且沒有插入芯的多個介電層和導體。在又一個實施例中，以上半導體器件結構包括:在芯材料的第一表面上具有第一多個介電層的第一基板，以及位於芯材料的第二表面上的第二多個介電層。在又一個實施例中，第一基板進一步包括在第一基板的底面的中心部分中形成的腔。在另一個可選實施例中，在以上結構中，第二封裝件的至少另一個集成電路器件部分地延伸至在第一基板的底面的中心部分中形成的腔中。在又一個實施例中，至少另一個集成電路器件嵌入在第二基板中。在又一個實施例中，至少另一個集成電路器件使用跡線上板連接件安裝到第二基板上。在另一個實施例中，在以上半導體器件結構中，至少一個集成電路器件是存儲器。在又一個實施例中，至少另一個集成電路器件是微處理器。在另一個可選實施例中，半導體器件結構包括:第一集成電路封裝件，具有安裝在第一基板上的至少一個集成電路器件，以及具有從第一基板的底面延伸的多個堆疊封裝連接件，以及在底面上形成的並且延伸至第一基板內的腔，堆疊封裝連接件與腔間隔開布置；以及第二集成電路封裝件，具有安裝在第二基板上的至少另一個集成電路器件，包括位於第二基板的上表面上連接至多個堆疊封裝連接件的多個接合盤，並且進一步包括從第二集成電路封裝件的底面延伸的多個外部連接件；其中，至少另一個集成電路器件中的至少一部分延伸至第一基板的底面上的腔中。在另一個實施例中，一種方法包括:提供第一集成電路封裝件，該第一集成電路封裝件包括位於第一基板的上表面上的一個或多個集成電路，以及提供從第一基板的下表面延伸的多個堆疊封裝連接件；通過提供在第二基板的上表面上具有一個或多個其他集成電路的第二基板提供第二集成電路封裝件，該第二基板包括布置在第二基板的上表面上用於接收多個堆疊封裝連接件的多個接合盤，並且進一步提供從第二基板的底面延伸的多個外部連接件；以及通過將第一集成電路封裝件的堆疊封裝連接件接合至第二基板上的多個接合盤，將第一集成電路封裝件安裝到第二基板的上表面；其中，提供第二基板包括:提供相互堆疊且沒有插入芯的多個介電層和導體。在另一個實施例中，實施以上方法，其中，提供第二基板包括:提供具有覆蓋一個表面的導體的第一介電層；在第一介電層中形成第一層通孔；在第一層通孔中形成第一層導電材料；在第一層通孔中的導電材料上方形成第一層導電跡線；以及在導電跡線上方設置第二介電層。在另一個實施例中，該方法繼續進行:通過在第二介電層中形成第二層通孔；在第二介電層中的第二層通孔中形成導電材料；在第二層通孔中的導電材料上方形成第二層導電跡線；以及圖案化覆蓋一個表面的導體以用於接收外部連接件。在又一個實施例中，在以上方法中，該方法包括:將一個或多個集成電路倒裝晶片安裝到第二基板的第二層導電跡線上。在又一個實施例中，該方法包括將一個或多個集成電路嵌入到第二基板中。本申請的範圍預期不限於說明書中描述的結構、方法和步驟的具體示例性實施例。作為本領域普通技術人員根據示例實施例的公開內容可以很容易地想到，可以應用現有的或今後開發的用於執行與本文描述的相應實施例基本上相同的功能或者實現基本上相同的結果的工藝或步驟，因此這些可選實施例被視為實施例的一部分。因此，所附權利要求預期在其範圍內包括這樣的處理或步驟。
權利要求
1.一種半導體器件結構，包括: 第一集成電路封裝件，包括安裝在第一基板上的至少一個集成電路器件，並且具有從所述第一基板的底面延伸的多個堆疊封裝連接件；以及 第二集成電路封裝件，包括安裝在第二基板上的至少另一個集成電路器件，包括位於所述第二基板的上表面上連接至所述多個堆疊封裝連接件的多個接合盤，並且包括從所述第二集成電路封裝件的第二底面延伸的多個外部連接件； 其中，至少所述第二基板包括堆疊在一起且沒有插入芯的多個介電層和導體。
2.根據權利要求1所述的半導體器件結構，其中，所述多個堆疊封裝連接件是焊料。
3.根據權利要求1所述的半導體器件結構，其中，所述多個外部連接件是焊料。
4.根據權利要求1所述的半導體器件結構，其中，所述第一基板包括堆疊在一起且沒有插入芯的多個介電層和導體。
5.根據權利要求1所述的半導體器件結構，其中，所述第一基板包括位於芯材料的第一表面上的第一多個介電層，以及在所述芯材料的第二表面上的第二多個介電層。
6.根據權利要求1所述的半導體器件結構，其中，所述至少另一個集成電路器件嵌入在所述第二基板中。
7.根據權利要求1所述的半導體器件結構，其中，所述至少另一個集成電路器件使用跡線上板連接件安裝到所述第二基板。
8.一種半導體器件結構，包括: 第一集成電路封裝件，包括安裝在第一基板上的至少一個集成電路器件，並且具有從所述第一基板的底面延伸的多個堆疊封裝連接件，以及在所述底面上形成的並且延伸到所述第一基板中的腔，所述堆疊封裝連接件與所述腔間隔開布置；以及 第二集成電路封裝件，包括安裝在第二基板上的至少另一個集成電路器件，包括位於所述第二基板的上表面上的連接至所述多個堆疊封裝連接件的多個接合盤，並且進一步包括從所述第二集成電路封裝件的底面延伸的多個外部連接件； 其中，所述至少另一個集成電路器件中的至少一部分延伸至所述第一基板的所述底面上的腔中。
9.一種方法，包括: 提供第一集成電路封裝件，所述第一集成電路封裝件包括位於第一基板上的上表面上的一個或多個集成電路，並且提供從所述第一基板的下表面延伸的多個堆疊封裝連接件； 提供第二集成電路封裝件，包括:提供第二基板，在所述第二基板的上表面上具有一個或多個其他集成電路，所述第二基板包括布置在所述第二基板的上表面上用於接收所述多個堆疊封裝連接件的多個接合盤，並且進一步包括:提供從所述第二基板的底面延伸的多個外部連接件；以及 通過將所述第一集成電路封裝件的所述堆疊封裝連接件接合至所述第二基板上的所述多個接合盤，將所述第一集成電路封裝件安裝到所述第二基板的所述上表面； 其中，提供所述第二基板包括:提供相互堆疊且沒有插入芯的多個介電層和導體。
10.根據權利要求9所述的方法，進一步包括:將所述一個或多個集成電路嵌入到所述第二基板內。
全文摘要
用於較薄堆疊封裝件(「PoP」)結構的方法和裝置。一種結構包括第一集成電路封裝件，該第一集成電路封裝件包括安裝在第一基板上的至少一個集成電路器件和從底面延伸的多個堆疊封裝連接件；以及第二集成電路封裝件，該第二集成電路封裝件包括安裝在第二基板上的至少另一個集成電路器件和位於上表面上連接至多個堆疊封裝連接件的多個接合盤，以及從底面延伸的多個外部連接件；其中，至少第二基板由多層層壓電介質和導體形成。在另一個實施例中，在第一基板的底面上形成腔，並且另一個集成電路的一部分部分地延伸至腔中。公開了用於製造PoP結構的方法。
文檔編號H01L23/538GK103208487SQ201210546170
公開日2013年7月17日 申請日期2012年12月14日 優先權日2012年1月13日
發明者吳俊毅 申請人:臺灣積體電路製造股份有限公司