一種淺溝槽隔離結構的製作方法

2023-10-07 16:00:29

一種淺溝槽隔離結構的製作方法
【專利摘要】本發明公開了一種淺溝槽隔離結構的製作方法，包括：a）提供半導體襯底，在所述半導體襯底中形成用於填充STI氧化物的溝槽；b）在所述溝槽的底面和側壁上形成矽材料層；c）在所述矽材料層中摻雜氧；以及d）在氧氛圍下執行退火工藝，以使矽材料層轉變為所述STI氧化物填充在所述溝槽內。該方法能夠有效地避免在淺溝槽隔離結構中形成孔洞等缺陷，進而可以應用於填充深寬比達到12：1以上的溝槽。
【專利說明】ー種淺溝槽隔離結構的製作方法
【技術領域】
[0001]本發明涉及半導體製造エ藝，尤其涉及ー種淺溝槽隔離(STI)結構的製作方法。【背景技術】
[0002]淺溝槽隔離結構是半導體エ藝中最常用的隔離結構之一。圖1A-1D示出了採用傳統エ藝製作淺溝槽隔離結構過程中各步驟所獲得的器件的剖視圖。首先，如圖1A所示，提供半導體襯底100，在半導體襯底100上依次形成氧化物層101和掩膜層102。在掩膜層102上形成具有圖案的光刻膠層103，光刻膠層103中包含的圖案用於形成淺溝槽隔離結構。如圖1B所示，以光刻膠層103為掩膜依次對掩膜層102、氧化物層101和半導體襯底100進行刻蝕，以在半導體襯底100中形成溝槽104。如圖1C所示，在溝槽104表面形成較薄的襯墊氧化物層105。如圖1D所示，在溝槽104中填滿STI氧化物。然後去除半導體襯底100表面以外的材料層即可形成淺溝槽隔離結構。
[0003]但是，隨著器件關鍵尺寸的不斷縮短，刻蝕形成的溝槽的深寬比(AR)不斷増大，這樣就給STI氧化物的填充帶來很大困難，會在填充在溝槽中的STI氧化物中形成孔洞。為了克服該問題，目前採用高密度等離子體氧化物和高深寬比氧化物進行填充。但是，由於目前溝槽的深寬比已經增加至8:1，即使高深寬比氧化物也很難避免在隨後形成的淺溝槽隔離結構中形成孔洞。
[0004]因此，目前急需ー種淺溝槽隔離結構的製作方法，以解決現有技術中存在的上述問題。

【發明內容】

[0005]在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一歩詳細說明。本發明的
【發明內容】
部分並不意味著要試圖限定出所要求保護的技術方案的關鍵特徵和必要技術特徵，更不意味著試圖確定所要求保護的技術方案的保護範圍。
[0006]為了解決現有技術中存在的問題，本發明提出了一種淺溝槽隔離結構的製作方法，包括:a)提供半導體襯底，在所述半導體襯底中形成用於填充STI氧化物的溝槽；b)在所述溝槽的底面和側壁上形成矽材料層；c)在所述矽材料層中摻雜氧；以及d)在氧氛圍下執行退火エ藝，以使矽材料層轉變為所述STI氧化物填充在所述溝槽內。
[0007]優選地，所述a)步驟包括:在所述半導體襯底上依次形成氧化物層、氮化物層和具有圖案的光刻膠層；依次對所述氮化物層、所述氧化物層和所述半導體襯底進行刻蝕，以形成所述溝槽。
[0008]優選地，所述矽材料層的材料為多晶矽。
[0009]優選地，所述矽材料層的厚度為所述溝槽的寬度的0.1-0.5倍。
[0010]優選地，所述c)步驟是通過執行氧氣的離子注入エ藝實現的。
[0011]優選地，所述離子注入エ藝所採用的注入能量為0.5keV至40keV。
[0012]優選地，所述離子注入エ藝所採用的注入劑量為IX IO5CnT2至5X 1018cm_2。[0013]優選地，所述退火エ藝中退火溫度為800°C至1100°C。
[0014]優選地，所述退火エ藝中退火時間為10秒至2小吋。
[0015]優選地,所述退火エ藝中通入的氣體包括氧氣/水蒸氣和氮氣。
[0016]優選地，所述氧氣/水蒸氣的流量小於50sCCm，所述氮氣的流量為lOsccm—lOOsccm。
[0017]優選地，在所述b)步驟之前，在所述溝槽的底面和側壁上形成襯墊氧化物層。
[0018]優選地，所述溝槽的深寬比大於8:1。
[0019]本發明的方法由於僅在溝槽的一部分內填充娃材料層，並通過將該娃材料層氧化來形成填滿溝槽的STI氧化物層。一方面，在現行エ藝中，矽材料的填充能力高於氧化矽的填充能力強；另一方面，即使在矽材料層中形成了少量的縫隙，在後續的摻雜和氧化過程中，矽材料層氧化形成氧化矽會引起體積增大，從而填補形成的縫隙，因此該方法可以應用於填充深寬比達到8:1 (甚至12:1)以上的溝槽。
【專利附圖】

【附圖說明】
[0020]本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。在附圖中，
[0021]圖1A-1D示出了採用傳統エ藝製作淺溝槽隔離結構過程中各步驟所獲得的器件的剖視圖；
[0022]圖2為根據本發明ー個實施方式製作淺溝槽隔離結構的エ藝流程圖；
[0023]圖3A-3G為根據本發明ー個實施方式製作淺溝槽隔離結構過程中各步驟所獲得的器件的剖視圖。
【具體實施方式】
[0024]接下來，將結合附圖更加完整地描述本發明，附圖中示出了本發明的實施例。但是，本發明能夠以不同形式實施，而不應當解釋為局限於這裡提出的實施例。相反地，提供這些實施例將使公開徹底和完全，並且將本發明的範圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。
[0025]應當明白，當元件或層被稱為「在...上」、「與...相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在...上」、「與...直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。
[0026]圖2示出了根據本發明一個實施方式製作半導體器件エ藝流程圖，圖3A-3G示出了根據本發明一個實施方式製作半導體器件エ藝流程中各步驟所獲得的器件的剖視圖。下面將結合圖2和圖3A-3G來詳細說明本發明的製作方法。
[0027]執行步驟201，提供半導體襯底，在該半導體襯底中形成用於填充STI氧化物的溝槽。
[0028]如圖3A所示，提供半導體襯底300。半導體襯底300可以是以下所提到的材料中的至少ー種:矽、絕緣體上矽(SOI)、絕緣體上層疊矽(SS0I)、絕緣體上層疊鍺化矽(S-SiGeOI)、絕緣體上鍺化矽(SiGeOI)以及絕緣體上鍺(GeOI)等。雖然在此描述了可以形成半導體襯底100的材料的幾個示例，但是可以作為半導體襯底的任何材料均落入本發明的精神和範圍。此外，半導體襯底300可以被劃分有源區，和/或半導體襯底300中還可以形成有摻雜阱(未示出)等等。
[0029]在半導體襯底300中形成用於填充STI氧化物的溝槽的方法有多種，本文僅提供一種優選方式。
[0030]繼續參照圖3A，在半導體襯底300上形成氧化物層301。氧化物層301可以使利用熱氧化生長法形成的，氧化物層301可以為厚度為20埃到50埃的氧化矽層。該層結構緻密，因此可以在後續刻蝕エ藝中作為保護層使用。在氧化物層301在形成掩膜層302，掩膜層302的材料可以氮化物或者是其它具有疊層結構的複合層。掩膜層302的厚度可以為800埃至2500埃。在掩膜層302上可以形成具有圖案的光刻膠層303，該具有圖案的光刻膠層303可以是通過旋塗エ藝形成的光刻膠，然後經曝光、顯影、清洗等エ藝形成的。光刻膠層303所具有的圖案用來形成用於形成淺溝槽隔離結構的溝道。此外，為了增強光刻膠層的光吸收率，可以再旋塗光刻膠之前形成底部抗反射層等。
[0031]如圖3B所示，以具有圖案的光刻膠層303為掩膜對掩膜層302進行刻蝕，以將圖案轉移到掩膜層302上。該刻蝕步驟可以為幹法刻蝕，所採用的刻蝕氣體可以包括CF4和CH2F2等含氟氣體以及氦氣(He)，其中含氟氣體主要用作反應性離子刻蝕的氣體，而氦氣主要起到稀釋刻蝕氣體的作用。然後，以掩膜層302為掩膜對氧化物層301和半導體襯底300進行刻蝕，所採用的刻蝕エ藝還可以為幹法刻蝕。刻蝕氣體可以包括CF4、C2F6和CHF3等含氟氣體以及氬氣，其中含氟氣體主要用作反應性離子刻蝕的氣體，而氦氣主要起到稀釋刻蝕氣體的作用。經上述刻蝕エ藝後得到圖3B中所示的溝槽304。由於上述刻蝕エ藝已經被本領域所熟知，因此本文不再詳述。
[0032]執行步驟202，在溝槽的底面和側壁上形成矽材料層。
[0033]優選地，在形成矽材料層之前，可以在溝槽304的底面和側壁上先形成襯墊氧化物層305，如圖3C所示。該襯墊氧化物層305可以是採用熱氧化法或沉積法(例如化學氣相沉積法、物理氣相沉積法等)形成。襯墊氧化物層305的厚度可以為riOnm。襯墊氧化物層305可以改善半導體襯底300與隨後填充的STI氧化物層的界面特性。
[0034]如圖3D所示，在溝槽304的底面和側壁上形成矽材料層306。矽材料層306的材料可以為多晶娃、單晶娃或非晶娃，還可以是富娃材料等。優選地，娃材料層的材料為多晶矽。矽材料層306的厚度可以為溝道304的寬度(如圖3B中所標註的w)的0.1-0.5倍。溝道304的寬度亦可稱為溝道304的關鍵尺寸。通過氧化法使矽轉變為氧化矽時，每生成Inm的氧化矽需要消耗大約0.44nm的矽，因此本領域的技術人員可以根據矽材料層306中矽的含量在上述範圍內進行選擇。
[0035]執行步驟203，在矽材料層中摻雜氧。
[0036]在矽材料層中摻雜氧，以便於在後續エ藝中矽材料層中的矽能夠充分轉變為氧化矽。在矽材料層中摻雜氧的方法有很多種，其中優選地為離子注入エ藝。相比之下，離子注人工藝的步驟簡單，摻雜劑量和摻雜深度較容易控制。如圖3E所示，採用離子注入エ藝在矽材料層306中摻雜氧，為了使氧較多地停留在矽材料層306中，離子注入エ藝所採用的注入能量可以為0.5keV至40keV。實際操作中，根據所形成的矽材料層306的厚度，可以在該範圍內選擇合適的注入能量。為了使矽材料層306中具有適當的濃度，離子注入エ藝所採用的注入劑量為I X IO5CnT2至5X IO18cnT2。
[0037]執行步驟204，執行退火エ藝，以使矽材料層轉變為STI氧化物填充在溝槽內。
[0038]執行退火エ藝後，以使摻雜後的矽材料層306轉變為STI氧化物層填充在溝道內。優選地，退火エ藝中退火溫度可以為800°C至1100°C，退火エ藝中退火時間為10秒至2小吋。根據矽材料層306的實際厚度可以在上述範圍內選擇合適的退火參數。為了使矽材料層306能夠被充分地氧化成STI氧化物層307，優選地，退火エ藝是在氧氛圍下進行的。為了營造該氧退火氛圍，退火エ藝中通入的氣體可以包括氧氣/水蒸氣和氮氣，即通入的氣體可以包括氧化和氮氣或者水蒸氣和氮氣。進ー步優選地,氧氣/水蒸氣的流量可以小於50sccm,氣氣的流量可以為lOsccm-lOOsccm。
[0039]最後，該方法還可以包括平坦化工藝，以去除氧化物層301以上的掩膜層302、光刻膠層303和STI氧化物層307 (如圖3G所示)。
[0040]本發明的方法由於僅在溝槽的一部分內填充娃材料層，並通過將該娃材料層氧化來形成填滿溝槽的STI氧化物層。一方面，在現行エ藝中，矽材料的填充能力高於氧化矽的填充能力強；另一方面，即使在矽材料層中形成了少量的縫隙，在後續的摻雜和氧化過程中，矽材料層氧化形成氧化矽會引起體積增大，從而填補形成的縫隙，因此該方法可以應用於填充深寬比達到8:1 (甚至12:1)以上的溝槽。
[0041]本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用於舉例和說明的目的，而非意在將本發明限制於所描述的實施例範圍內。此外本領域技術人員可以理解的是，本發明並不局限於上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的範圍以內。本發明的保護範圍由附屬的權利要求書及其等效範圍所界定。
【權利要求】
1.一種淺溝槽隔離結構的製作方法，包括: a)提供半導體襯底，在所述半導體襯底中形成用於填充STI氧化物的溝槽； b)在所述溝槽的底面和側壁上形成矽材料層； c)在所述矽材料層中摻雜氧；以及 d)在氧氛圍下執行退火エ藝，以使矽材料層轉變為所述STI氧化物填充在所述溝槽內。
2.如權利要求1所述的方法，其特徵在於，所述a)步驟包括: 在所述半導體襯底上依次形成氧化物層、氮化物層和具有圖案的光刻膠層； 依次對所述氮化物層、所述氧化物層和所述半導體襯底進行刻蝕，以形成所述溝槽。
3.如權利要求1所述的方法，其特徵在於，所述矽材料層的材料為多晶矽。
4.如權利要求1所述的方法，其特徵在於，所述矽材料層的厚度為所述溝槽的寬度的0.1-0.5 倍。
5.如權利要求1所述的方法，其特徵在於，所述c)步驟是通過執行氧氣的離子注入エ藝實現的。
6.如權利要求5所述的方法，其特徵在幹，所述離子注入エ藝所採用的注入能量為0.5keV 至 40keVo
7.如權利要求5所述的方法，其特徵在幹，所述離子注入エ藝所採用的注入劑量為I X 105cm 2 至 5 X IO18Cm 2。
8.如權利要求1所述的方法，其特徵在幹，所述退火エ藝中退火溫度為800°C至1100。。。
9.如權利要求1所述的方法，其特徵在於，所述退火エ藝中退火時間為10秒至2小吋。
10.如權利要求1所述的方法，其特徵在於，所述退火エ藝中通入的氣體包括氧氣/水蒸氣和氮氣。
11.如權利要求10所述的方法，其特徵在於，所述氧氣/水蒸氣的流量小於50sCCm，所述氮氣的流量為lOsccm-lOOsccm。
12.如權利要求1所述的方法，其特徵在於，在所述b)步驟之前，在所述溝槽的底面和側壁上形成襯墊氧化物層。
13.如權利要求1所述的方法，其特徵在於，所述溝槽的深寬比大於8:1。
【文檔編號】H01L21/762GK103594413SQ201210288719
【公開日】2014年2月19日 申請日期:2012年8月14日 優先權日:2012年8月14日
【發明者】陳勇 申請人:中芯國際集成電路製造(上海)有限公司