一種基於同步處理的TDD‑LTE上行信號場強測量儀的製作方法

2023-10-25 12:56:15

本實用新型涉及TDD-LTE上行信號場強測量儀領域。

背景技術：

TDD-LTE上行信號場強測量儀用於測量TDD-LTE手機發射的上行信號強度。由於TDD-LTE採用了時間隙劃分的方式區分上行信號(受激發射，基站接收)與下行信號(基站發射，手機接收)的發射時間，所以現有TDD-LTE上行信號場強測量儀必須通過檢測基站下行信號並獲得與手機上行發射時隙的同步，實現針對TDD-LTE手機上行發射時隙的場強測量。

現有TDD-LTE上行信號場強測量儀原理框圖如圖1所示。其中TDD-LTE基帶同步電路用於接收解調基站下行信號，給出上行同步指示信號。TDD-LTE上行場強測量電路根據上行同步指示信號給出的時間窗口，在對應的時間段做上行信號功率測量，並給出上行場強測量輸出。

當現有TDD-LTE上行信號場強測量儀所處的位置能夠收到滿足最低解調強度要求的基站下行信號時，其測量電路才能正常工作。然而在實際使用中，TDD-LTE上行信號場強測量儀通常處於樓宇樓梯間、過道、電梯等位置，基站信號收到嚴重遮蔽，導致其下行接收同步失效，進而無法完成上行時隙場強測量。

技術實現要素：

本實用新型所要解決的技術問題是提供一種基於同步處理的TDD-LTE上行信號場強測量儀，目的在於解決現有場強測量儀因收到的基站下行信號過弱導致基帶同步失效，進而無法完成上行時隙場強測量的問題。

本實用新型解決上述技術問題的技術方案如下：一種基於同步處理的TDD-LTE上行信號場強測量儀，它包括高精度時鐘電路、基帶同步電路、同步處理電路和上行場強測量電路；

所述高精度時鐘電路的高穩時鐘信號輸出端與同步處理電路的高穩時鐘信號輸入端連接；

基帶同步電路接收解調TDD-LTE基站的下行信號，基帶同步電路的上行同步信號輸出端與同步處理電路的上行同步信號輸入端連接，基帶同步電路的鎖定指示信號輸出端與同步處理電路的鎖定指示信號輸入端連接；

同步處理電路的同步指示信號輸出端與上行場強測量電路的同步指示信號輸入端連接；

所述同步處理電路接收上行同步信號和高穩時鐘信號進行累加計數後生成計數值，根據上行同步信號的上升沿和下降沿生成上升沿位置鎖存器值和下降沿位置鎖存器值，並根據上升沿位置鎖存器值、下降沿位置鎖存器值和計數值輸出高/低電平，根據鎖定指示信號、上行同步信號和高/低電平生成同步信號並輸出；

上行場強測量電路輸出上行場強測量信號。

本實用新型的有益效果是：本實用新型提出的場強測量儀依靠高精度時鐘的同步保持能力，在場強測量儀因收到的基站下行信號過弱而導致基帶同步失效的情況下，通過高精度時鐘維持同步指示信號的輸出，並在一段時間內保證其同步指示精度，從而克服TDD-LTE上行信號場強測量儀在樓宇樓梯間、過道、電梯等位置因基站信號收到嚴重遮蔽而功能失效的問題。

在上述技術方案的基礎上，本實用新型還可以做如下改進。

進一步，所述高精度時鐘電路採用SA.3Xm微型銣鍾或SA.45s晶片級原子鐘實現。

進一步，所述高精度時鐘電路採用HJ5441LM GPS馴服時鐘實現，且所述高精度時鐘電路外接GPS天線。

進一步，所述高精度時鐘電路的精度為±10ppd。

進一步，所述基帶同步電路採用TDD-LTE基帶同步電路實現。

進一步，所述基帶同步電路輸出的鎖定指示信號用於指示基站的下行信號的解調狀態，當下行信號強度符合要求，成功解調出下行信息時，該鎖定指示信號為高電平；當下行信號強度低時，無法正常解調，該鎖定指示信號為低電平。

進一步，所述同步處理電路包括循環計數器、寄存鎖存電路、同步信號生成器和同步切換開關；

所述循環計數器的上行同步信號輸入端與基帶同步電路的上行同步信號輸出端連接；循環計數器的高穩時鐘信號輸入端與高精度時鐘電路的高穩時鐘信號輸出端連接；循環計數器的循環計數信號輸出端與寄存鎖存電路的循環計數信號輸入端連接；寄存鎖存電路的上行同步信號輸入端與基帶同步電路的上行同步信號輸出端連接；寄存鎖存電路的鎖定指示信號的輸入端與基帶同步電路的鎖定指示信號輸出端連接；寄存鎖存電路的周期信號輸出端與循環計數器的周期信號輸入端連接；寄存鎖存電路的同步信號輸出端與同步信號生成器的同步信號輸入端連接，同步信號生成器的同步信號輸出端與同步切換開關的同步信號輸入端連接，同步切換開關的鎖定指示信號輸入端與基帶同步電路的鎖定指示信號輸出端連接，同步切換開關的上行同步信號輸入端與基帶同步電路的上行同步信號輸出端連接。

進一步，所述寄存鎖存電路包括上升沿位置寄存器、上升沿位置鎖存器、下降沿位置寄存器、上升沿位置鎖存器、周期長度寄存器和周期鎖存器；

所述上升沿位置寄存器接收上行同步信號，上升沿位置寄存器的上升沿位置寄存器值信號輸出端同時與上升沿位置鎖存器的上升沿位置寄存器值信號輸入端和同步切換開關的寄存器值輸入端連接；

所述上升沿位置鎖存器接收鎖定指示信號和上升沿位置寄存器值，上升沿位置鎖存器的上升沿位置鎖存器值信號輸出端與同步信號生成器的上升沿位置鎖存器值信號輸入端連接；

所述下降沿位置寄存器接收上行同步信號，下降沿位置寄存器的下降沿位置寄存器值信號輸出端同時與下降沿位置鎖存器的下降沿位置寄存器值信號輸入端連接和同步切換開關的寄存器值輸入端；

所述下降沿位置鎖存器接收鎖定指示信號和下降沿位置寄存器值，下降沿位置鎖存器的下降沿位置鎖存器值信號輸出端與同步信號生成器的下降沿位置鎖存器值信號輸入端連接；

所述周期長度寄存器接收上行同步信號，周期長度寄存器的周期長度寄存器值信號輸出端同時與周期鎖存器的周期長度寄存器值信號輸入端連接和同步切換開關的寄存器值輸入端；

所述周期鎖存器接收上行同步信號，周期鎖存器的周期鎖存器值信號輸出端與循環計數器的周期鎖存器值信號輸入端連接。

進一步，所述上行場強測量電路在基帶信號或中頻信號上進行場強測量，當進行基帶測量時採用直接下變頻接收電路實現，當進行中頻測量時採用混頻下變頻接收電路實現。

進一步，所述直接下變頻接收電路採用AD9361射頻收發晶片實現。

附圖說明

圖1為現有TDD-LTE上行信號場強測量儀的原理示意圖；

圖2為本實用新型實施例所述的基於同步處理的TDD-LTE上行信號場強測量儀的原理示意圖；

圖3為本實用新型實施例所述的同步處理電路3的電路圖。

附圖中，各標號所代表的部件列表如下：

1、高精度時鐘電路，2、基帶同步電路，3、同步處理電路，3-1、循環計數器，3-2、上升沿位置寄存器，3-3、上升沿位置鎖存器，3-4、下降沿位置寄存器，3-5、下降沿位置鎖存器，3-6、周期長度寄存器，3-7、周期鎖存器，3-8、同步信號生成器，3-9、同步切換開關，4、上行場強測量電路。

具體實施方式

以下結合附圖對本實用新型的原理和特徵進行描述，所舉實例只用於解釋本實用新型，並非用於限定本實用新型的範圍。

實施例1

如圖1所示，本實施例提出了一種內置高精度時鐘的TDD-LTE上行信號場強測量儀，該測量儀包括高精度時鐘電路1、基帶同步電路2、同步處理電路3和上行場強測量電路4：

所述高精度時鐘電路1的高穩時鐘信號輸出端與同步處理電路3的高穩時鐘信號輸入端連接。

高精度時鐘電路1負責向同步處理電路3提供高穩時鐘，並在失去TDD-LTE下行基帶同步的情況下，提供高精度時間基準以維持同步信號的運行。高精度時鐘基於原子鐘或GPS馴服時鐘實現，當採用GPS馴服時鐘實現時，高精度時鐘電路1需要外接GPS天線。高穩時鐘信號一般為10MHz時鐘信號，也可採用其他頻率值。TDD-LTE終端的時隙長度為500μs，為保證上行時隙的測量精度，一般要求時隙同步誤差不大於±25μs，通常一次TDD-LTE終端的測量工作需要持續40分鐘，則高穩時鐘的精度需優於：±1×10-8，即±10ppd。

根據系統±10ppd的時鐘精度要求，原子鐘使用銣原子鐘即可滿足要求，可選用SA.3Xm微型銣鍾或SA.45s晶片級原子鐘；如使用GPS馴服時鐘，可選用HJ5441LM GPS馴服時鐘。

所述基帶同步電路2接收解調TDD-LTE基站的下行信號，基帶同步電路2的上行同步信號輸出端與同步處理電路3的上行同步信號輸入端連接，基帶同步電路2的鎖定指示信號輸出端與同步處理電路3的鎖定指示信號輸入端連接。

基帶同步電路2採用定製的TDD-LTE終端模塊或專用電路實現，負責接收解調TDD-LTE基站的下行信號，並根據解調出的信息輸出上行同步信號及鎖定指示信號。上行同步信號是一個與基站上行時隙時間對應的方波信號，其上升沿對應上行時隙的開始，下降沿對應上行時隙的階數。鎖定指示信號用於指示基站的下行信號的解調狀態，當下行信號強度滿足要求，成功解調出下行信息時，該信號為高電平；當下行信號強度過低時，無法正常調節，該信號為低電平。

所述同步處理電路3的同步指示信號輸出端與上行場強測量電路4的同步指示信號輸入端連接。

同步處理電路3負責接收來自基帶同步電路2的鎖定指示信號、上行同步信號以及來自高精度時鐘電路1的高穩時鐘信號，輸出合成同步指示信號。合成同步信號不受基站下行信號強度影響，能始終輸出符合同步精度要求的指示信號。

所述同步處理電路3接收上行同步信號和高穩時鐘信號進行累加計數後生成計數值，根據上行同步信號的上升沿和下降沿生成上升沿位置鎖存器值和下降沿位置鎖存器值，並根據上升沿位置鎖存器值、下降沿位置鎖存器值和計數值輸出高/低電平，根據鎖定指示信號、上行同步信號和高/低電平生成同步信號並輸出。

上行場強測量電路4輸出上行場強測量信號。

上行場強測量電路4接收來自同步處理電路3的合成同步指示信號，根據信號指示的時間窗，對接收到的上行信號進行場強測量，給出上行場強測量輸出。測量在基帶信號或中頻信號上進行，基帶測量採用直接下變頻接收電路，直接下變頻接收電路結構簡單，集成度高，可選用AD9361射頻收發晶片實現；中頻測量採用混頻下變頻接收電路實現。

優選的，如圖3所示，所述同步處理電路3包括循環計數器3-1、寄存鎖存電路、同步信號生成器3-8和同步切換開關3-9；

所述循環計數器3-1的上行同步信號輸入端與基帶同步電路2的上行同步信號輸出端連接；循環計數器3-1的高穩時鐘信號輸入端與高精度時鐘電路1的高穩時鐘信號輸出端連接；循環計數器3-1的循環計數信號輸出端與寄存鎖存電路的循環計數信號輸入端連接；寄存鎖存電路的上行同步信號輸入端與基帶同步電路2的上行同步信號輸出端連接；寄存鎖存電路的鎖定指示信號的輸入端與基帶同步電路2的鎖定指示信號輸出端連接；寄存鎖存電路的周期信號輸出端與循環計數器3-1的周期信號輸入端連接；寄存鎖存電路的同步信號輸出端與同步信號生成器3-8的同步信號輸入端連接，同步信號生成器3-8的同步信號輸出端與同步切換開關3-9的同步信號輸入端連接，同步切換開關3-9的鎖定指示信號輸入端與基帶同步電路2的鎖定指示信號輸出端連接，同步切換開關3-9的上行同步信號輸入端與基帶同步電路2的上行同步信號輸出端連接。

所述寄存鎖存電路包括上升沿位置寄存器3-2、上升沿位置鎖存器3-3、下降沿位置寄存器3-4、上升沿位置鎖存器3-3、周期長度寄存器3-6和周期鎖存器3-7；

所述上升沿位置寄存器3-2接收上行同步信號，上升沿位置寄存器3-2的上升沿位置寄存器值信號輸出端同時與上升沿位置鎖存器3-3的上升沿位置寄存器值信號輸入端和同步切換開關3-9的寄存器值輸入端連接；

所述上升沿位置鎖存器3-3接收鎖定指示信號和上升沿位置寄存器值，上升沿位置鎖存器3-3的上升沿位置鎖存器值信號輸出端與同步信號生成器3-8的上升沿位置鎖存器值信號輸入端連接；

所述下降沿位置寄存器3-4接收上行同步信號，下降沿位置寄存器3-4的下降沿位置寄存器值信號輸出端同時與下降沿位置鎖存器3-5的下降沿位置寄存器值信號輸入端連接和同步切換開關3-9的寄存器值輸入端；

所述下降沿位置鎖存器3-5接收鎖定指示信號和下降沿位置寄存器值，下降沿位置鎖存器3-5的下降沿位置鎖存器值信號輸出端與同步信號生成器3-8的下降沿位置鎖存器值信號輸入端連接；

所述周期長度寄存器3-6接收上行同步信號，周期長度寄存器3-6的周期長度寄存器值信號輸出端同時與周期鎖存器3-7的周期長度寄存器值信號輸入端連接和同步切換開關3-9的寄存器值輸入端；

所述周期鎖存器3-7接收上行同步信號，周期鎖存器3-7的周期鎖存器值信號輸出端與循環計數器3-1的周期鎖存器值信號輸入端連接。

本實施例中，循環計數器3-1在高穩時鐘的驅動下做累加計數，當上行同步信號有效時，循環計數器3-1的計數值在每個上行同步信號的上升沿被同步復位為0。當上行同步信號無效時，循環計數器3-1的計數值在越過周期設定值時復位為0。

上升沿寄存器在每個上行同步信號的上升沿鎖存循環計數器3-1的計數值到上升沿位置寄存器3-2；下降沿寄存器在每個上行同步信號的下降沿鎖存循環計數器3-1的計數值到下降沿位置寄存器3-4；周期長度寄存器3-6在每個上行同步信號的上升沿鎖存循環計數器3-1的計數值到周期長度寄存器3-6。

當鎖定指示信號有效時，上升沿位置鎖存器3-3在每個上行同步信號的上升沿鎖存上升沿位置寄存器值到上升沿位置鎖存器3-3；下降沿位置鎖存器3-5在每個上行同步信號的上升沿鎖存下降沿位置寄存器值到下降沿位置鎖存器3-5；周期鎖存器3-7在每個上行同步信號的上升沿鎖存周期長度寄存器值到周期鎖存器3-7。

同步信號生成器3-8在循環計數器3-1計數值大於等於上升沿位置鎖存器值、小於下降沿位置鎖存器值時輸出高電平，其餘時候輸出低電平。

同步切換開關3-9在鎖定指示信號有效時輸出來自基帶同步模塊的上行同步信號，當鎖定指示信號無效時，輸出同步信號生成器3-8的輸出信號。同步切換開關3-9的輸出即為合成同步信號輸出。

TDD-LTE的基帶同步信號周期最大為10ms，當高穩時鐘頻率為10MHz時，循環計數器3-1周期最大為100000，循環計數器3-1及各寄存器、鎖存器的位數不低於17bit。

以上所述僅為本實用新型的較佳實施例，並不用以限制本實用新型，凡在本實用新型的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保護範圍之內。