Edmos高壓器件的製造方法
2023-10-05 03:32:24
專利名稱：Edmos高壓器件的製造方法
技術領域：
本發明涉及半導體製造領域的離子注入工藝，具體地說，涉及一種橫向擴 散的延長漏極金屬氧化物半導體(Extended Drain Metal Oxide Semiconductor, EDMOS)高壓器件的製造方法。
背景技術：
EDMOS高壓器件在液晶面板驅動、電源管理等晶片中有廣泛的應用。現有 EDMOS高壓器件的橫向剖面圖如圖1所示，其包括高壓P阱區6'以及形成於P 阱區上的源極l'、漏極2'、柵極3'、輕摻雜漂移區4'、體矽7'、隔離溝槽5'。該 器件採用了輕摻雜的漂移區，所以能夠承受較高的操作電壓(漏極電壓或者擊 穿電壓)，如圖6所示。由於基區展寬效應(Kirkeffect),該器件的襯底電流較大， 如圖5所示，甚至會出現雙峰現象，進而導致器件寄生電晶體開通，閂鎖效應 等問題。
採用二次離子注入形成重摻雜的漂移區可以抑制基區展寬效應，實現降低 襯底電流第二個峰值，但同時會導致第一個峰值升高，如圖5所示。同時，採 用二次離子注入的EDMOS高壓器件的耐擊穿性能退化，也就是說其能夠的操 作電壓很低，如圖6所示，這樣，該採用二次離子注入製造的EDMOS高壓器 件的生產工藝的可調整性比較局限。
發明內容
有鑑於此，本發明解決的技術問題在於提供一種EDMOS高壓器件的製造 方法，其可在不減少器件擊穿電壓的基礎上減小器件的襯底電流。
為解決上述技術問題，本發明提供了一種新的EDMOS高壓器件的製造方 法的製造方法。所述EDMOS高壓器件包括襯底以及形成於襯底表面的柵極， 所述製造方法包括如下步驟a.向襯底進行一次離子注入，在柵極旁側形成輕摻雜漂移區；b.採用氧化或者澱積步驟在襯底表面形成氧化物或者氮化物，然 後進行刻蝕步驟，在柵極兩側形成側牆；c.利用側牆向輕摻雜漂移區進行自 對準離子注入，形成重摻雜漂移區，EDMOS高壓器件的源漏極自重摻雜漂移區 的引出。
與現有技術相比，本發明採用側牆進行自對準離子注入，不需要額外的光 罩，降低了生產成本；採用本發明的製造方法，器件形成了柵極端輕摻雜、漏 極端重摻雜的漸進漂移區結構，這樣在擊穿電壓可以滿足要求的基礎上有效降 低了器件的襯底電流雙峰的峰值。
圖1為現有EDMOS高壓器件的橫向剖面圖。
圖2至圖4為採用本發明製造方法時各步驟對應的EDMOS高壓器件的橫 向剖面圖。
圖5和圖6為釆用現有製造方法和本發明製造方法形成的EDMOS高壓器 件的電學性能的比較圖。
具體實施例方式
以下結合附圖對本發明EDMOS高壓器件的製造方法的較佳實施例進行描 述，以期進一步理解本發明的目的、具體結構特徵和優點。
請參閱圖2至圖4,本發明提供了 EDMOS高壓器件的製造方法，本實施例 的高壓器件是P型高壓器件，其包括高壓P阱區1、形成於P阱區l上以隔離其 他器件的隔離溝槽2以及形成於P阱區表面的柵氧化層(未標示)和柵極3。本 發明提供的製造方法包括如下步驟
a. 向P阱區1進行一次離子注入A,在柵極3 —端形成輕摻雜漂移區4， 參閱圖2;
b. 採用澱積或者氧化的方法在P阱區表面形成氧化物或者氮化物，然後進 行各向同性刻蝕在柵極3兩側形成側牆(spacer)，橫向寬度約為0.1 jum(微米)， 參閱圖3;
c. 利用側牆向輕摻雜漂移區4進行自對準離子注入B，形成一部分重摻雜漂移區6， EDMOS高壓器件的源漏極自重摻雜漂移區引出，參閱圖4。
需要說明的是，在集成電路工藝中，側牆主要是為了形成器件源/漏極的重
摻雜，以降低源/漏極引線的導通電阻。在本發明中該側牆不僅用於後續源/漏極
的重摻雜，且兼用該側牆進行EDMOS重摻雜漂移區的離子注入。
在上述步驟a、 c離子注入過程中，不需要離子注入的區域，需要利用光罩
遮擋住。在上述步驟c中，部分區域由側牆遮擋，節省了光罩，提高了生產成本。
採用上述製造方法後，EDMOS高壓器件形成了柵極端輕摻雜，漏極端重摻 雜的漸進漂移區結構，該結構降低了襯底電流雙峰的峰值，如圖5所示；而且 形成的EDMOS高壓器件的耐擊穿電壓僅付出了較小的代價，能夠滿足工藝的 要求，如圖6所示。
權利要求
1.一種EDMOS高壓器件的製造方法，所述EDMOS高壓器件包括襯底以及形成於襯底表面的柵極，其特徵在於，所述製造方法包括如下步驟a.向襯底進行一次離子注入，在柵極旁側形成輕摻雜漂移區；b.採用氧化或者澱積步驟在襯底表面形成氧化物或者氮化物，然後進行刻蝕步驟，在柵極兩側形成側牆；c.利用側牆向輕摻雜漂移區進行自對準離子注入，形成重摻雜漂移區，EDMOS高壓器件的源漏極自重摻雜漂移區的引出。
2. 如權利要求1所述的EDMOS高壓器件的製造方法，其特徵在於，步驟b形 成的側牆的橫向寬度約為0.1 jim。
3. 如權利要求1所述的EDMOS高壓器件的製造方法，其特徵在於，所述襯底 為P型阱區。
4. 如權利要求1所述的EDMOS高壓器件的製造方法，其特徵在於，步驟a形 成的輕摻雜漂移區深於步驟c形成的重摻雜漂移區。
全文摘要
本發明公開了一種EDMOS高壓器件的製造方法。所述EDMOS高壓器件包括襯底以及形成於襯底表面的柵極，所述製造方法包括如下步驟向襯底進行一次離子注入，在柵極旁側形成輕摻雜漂移區；採用氧化或者澱積步驟在襯底表面形成氧化物或者氮化物，然後進行刻蝕步驟，在柵極兩側形成側牆；利用側牆向輕摻雜漂移區進行自對準離子注入，形成重摻雜漂移區，EDMOS高壓器件的源漏極自重摻雜漂移區的引出。本發明採用側牆進行自對準離子注入，不需要額外的光罩，降低了生產成本；形成了柵極端輕摻雜、漏極端重摻雜的漸進漂移區結構，這樣在擊穿電壓可以滿足要求的基礎上有效降低了器件的襯底電流雙峰的峰值。
文檔編號H01L21/02GK101197291SQ20071017316
公開日2008年6月11日 申請日期2007年12月26日 優先權日2007年12月26日
發明者俊 王, 磊 王 申請人:上海宏力半導體製造有限公司