一種阻變存儲器及其製備方法
2023-10-07 07:08:44
一種阻變存儲器及其製備方法
【專利摘要】本發明公開了一種阻變存儲器及其製備方法，屬於CMOS超大規模集成電路(ULSI)【技術領域】。該阻變存儲器包括一襯底，襯底上設置絕緣層和底電極，在底電極上設有隔離層和第一層阻變薄膜，所述隔離層形成凹槽狀器件區域，所述第一層阻變薄膜澱積在隔離層的凹槽內為U型狀，第一層阻變薄膜的外側壁與凹槽內側壁之間為真空隔離層，第二層阻變薄膜覆蓋在第一層阻變薄膜和隔離層上封閉了上述真空隔離層，頂電極設置在第二層阻變薄膜上。本發明在常規RRAM製備工藝基礎上結合側牆製備和腐蝕工藝，較方便地製得真空隔離層，有效抑制阻變器件與周圍隔離材料的氧交換，並自然形成雙層結構，進而極大的提高阻變器件的保持特性、耐久性和一致性。
【專利說明】—種阻變存儲器及其製備方法
【技術領域】
[0001]本發明涉及阻變存儲器(RRAM)，具體涉及一種高可靠性的新結構存儲器設計方案及其製備方法，屬於CMOS超大規模集成電路(ULSI)中的非揮發存儲器(Nonvolatilememory)性能優化及其製造【技術領域】。
【背景技術】
[0002]半導體存儲器是半導體技術發展的核心支柱之一，在微納電子發展過程中具有不可替代的地位。就非揮發性存儲器而言，目前主流的快閃記憶體(Flash)進入納米尺寸節點後，其縮小能力接近極限，且性能參數隨機漲落顯著增加，可靠性問題日益嚴峻。近年來，人們不斷提出各種新型非揮發性存儲器技術，包括電荷陷阱存儲器(CTM)、鐵電存儲器(FeRAM)、磁存儲器(MRAM)、相變存儲器(PRAM)，阻變存儲器等。其中，阻變存儲器憑藉其各方面的優異性能，尤其是極好的縮小能力獲得了人們的廣泛關注，並成為下一代主流存儲器的研究熱點。
[0003]阻變存儲器是基於存儲介質的阻變特性實現信息存儲的，阻變特性即某些電介質材料在外加電場作用下電阻發生高低阻態間可逆變化的性質。目前主流的過度金屬氧化物(TMO)因為其工藝簡單、成本低等優勢得到廣泛研究，其結構如圖1所示。一般認為其阻變機理是電場作用下氧空位(或等價氧離子)的形成和移動導致在局部區域內形成了連接上下電極的導電通道的通斷。由此可見，氧空位(氧離子)的行為對阻變而言至關重要:其中只有沿導電通道方向移動的氧空位(氧離子)對阻變做成貢獻，而沿垂直於導電通道方向橫向擴散的氧空位(氧離子)則是影響器件可靠性的重要原因。尤其是器件縮小到納米尺度範圍後，氧空位(氧離子)容易橫向擴散到周圍隔離層中，且難以恢復，從而使器件保持特性和耐久性退化加劇，產生嚴重的可靠性問題。
【發明內容】
[0004]本發明目的在於提供一種阻變存儲器及其製備方法，能有效抑制氧空位(氧離子)與周圍隔離層的交換，從而有效提高器件可靠性。
[0005]本發明的技術方案是，
[0006]一種阻變存儲器，其結構如圖2所示，包括襯底，在襯底上設置絕緣層和底電極，底電極上設有隔離層和第一層阻變薄膜，所述隔離層形成凹槽狀器件區域，所述第一層阻變薄膜澱積在隔離層的凹槽內為U型狀，第一層阻變薄膜的外側壁與凹槽內側壁之間為真空隔離層，第二層阻變薄膜覆蓋在第一層阻變薄膜和隔離層上封閉了上述真空隔離層，頂電極設置在第二層阻變薄膜上。
[0007]其中，襯底採用Si或其他支撐性襯底；
[0008]其中，底電極為耐腐蝕的導電金屬或金屬氮化物，如Pt、Ir、Au或TiN、TaN等；
[0009]其中，隔離層和真空犧牲層(被腐蝕後形成真空隔離層)的材料選擇應滿足腐蝕選擇比的要求，即應存在某種腐蝕液僅腐蝕真空犧牲層而不腐蝕介質隔離層、第一層阻變薄膜和底電極材料，或對介質隔離層、阻變薄膜和底電極的影響很小。這兩層結構可以優先選用常用的S12、Si3N4,其他有腐蝕選擇比的絕緣介質也可以採用。
[0010]其中，阻變薄膜可以優先選用目前主流的過度金屬氧化物材料(如HfOx，TaOx,ZrOx, WOx 等)。
[0011]本發明的阻變存儲器製備流程如下:
[0012]底電極製備:在襯底上先生長一層絕緣層(如Si02、Si3N4等)，再PVD濺射(或電子束蒸發)金屬Ti/M，其中Ti作為粘附層，M為底電極，通過剝離或腐蝕工藝圖形化形成底電極；
[0013]介質隔離層製備:採用常規生長方法澱積設計厚度的介質隔離層，然後圖形化形成器件區域；
[0014]真空犧牲層製備:採用標準側牆工藝，即全片澱積設計厚度的真空犧牲層，然後採用各向異性刻蝕，僅留下側壁的真空犧牲層；
[0015]第一層阻變薄膜製備:採用PVD濺射/熱氧化生長/ALD等方法製備設計厚度的阻變材料薄膜，然後進行整片CMP處理，以介質隔離層為停止層；
[0016]真空隔離層製備:如結構描述所述，採用滿足底電極、第一層阻變薄膜層、介質隔離層和真空犧牲層腐蝕選擇比的腐蝕液，腐蝕掉真空犧牲層，形成「真空隔離層」(即該腐蝕液只能腐蝕掉真空犧牲層，而不會(或微弱的)對底電極、阻變薄膜層和介質隔離層產生影響)；
[0017]第二層阻變薄膜製備:採用PVD濺射的方法製備一薄層阻變材料薄膜，以「封住」真空隔離層的上埠，形成封閉的真空隔離層；
[0018]頂電極製備:PVD濺射或電子束蒸發製備並圖形化頂電極，完成器件製備。
[0019]為保證第二層阻變薄膜能封住真空隔離層，真空犧牲層厚度應小於10nm。
[0020]本發明在常規RRAM製備工藝基礎上結合側牆製備和腐蝕工藝，較方便的製得真空隔離層，有效抑制阻變器件與周圍隔離材料的氧交換，進而極大的提高阻變器件的保持特性和耐久性。
[0021]本發明提出的阻變存儲器設計主要有以下四點優勢:
[0022]I)製作工藝與CMOS工藝兼容，容易實現。僅在原有RRAM製作工藝基礎上加了一步成熟的側牆製備和腐蝕工藝；
[0023]2)真空隔離概念新穎，結構獨特；
[0024]3)對器件可靠性提高有較大作用。通過採用真空隔離，極大的抑制了阻變器件與周圍隔離材料的氧交換，避免了氧離子的損失；
[0025]4)本專利中的阻變層分兩次澱積，這兩層可以澱積同種材料的阻變層，也可以澱積不同材料的阻變層，自然形成雙層阻變存儲器，通過合理的選擇雙層阻變層的材料組會和含氧量配比情況，可以進一步提高器件的可靠性和一致性。
【專利附圖】
【附圖說明】
[0026]圖1為普通RRAM結構的剖面示意圖；
[0027]圖2為本發明結構的剖面示意圖；
[0028]圖3(a)?(j)依次示出了本發明製備方法的實施例的主要工藝步驟。
[0029]上述圖中I一襯底；2—絕緣層；3—底電極；4一介質隔離層；5—真空犧牲層；6—真空隔離層；7—第一層阻變材料薄膜；8—第二層阻變材料薄膜；9一頂電極。
【具體實施方式】
[0030]下面結合說明書附圖，通過實例對本發明做進一步說明。
[0031]本發明製備高可靠性高一致性阻變存儲器的工藝結合附圖描述如下:
[0032]I)製備絕緣層。在襯底矽片I上生長S12作為絕緣層2，如圖3(a)所示；
[0033]2)製備底電極。在絕緣層2上濺射金屬Ti/Pt (厚度約100?200nm)，其中Ti作為粘附層，Pt為底電極，通過剝離工藝圖形化底電極3，如3(b)所示；
[0034]3)製備介質隔尚層。米用LPCVD的方法生長一層厚度約200nm的S12作介質隔離層4，然後圖形化形成器件區域，如圖3(c)所示；
[0035]4)製備真空犧牲層。採用LPCVD的方法生長一層厚度約5nm的Si3N4作真空犧牲層5，如圖3(d)所示；然後採用各向異性刻蝕，僅留下側壁的Si3N4，如圖3(e)所示；
[0036]5)製備第一層阻變薄膜。通過PVD濺射方法製備厚度10?20nm的TaOx阻變材料薄膜7，如圖3(f)所示；
[0037]6) CMP處理。以S12為停止層，對器件進行CMP處理，露出對Si3N4進行腐蝕的界面，如圖3(g)所示；
[0038]7)製備真空隔離層。用150°C H3PO4腐蝕掉Si3N4，形成真空隔離層6，如圖3(h)所示；
[0039]8)製備第二層阻變薄膜。通過PVD濺射方法製備厚度1nm的TaOx阻變材料薄膜8，形成封閉的真空隔離層，如圖3 (i)所示；
[0040]9)製備頂電極。通過PVD濺射方法製備並圖形化頂電極9，如圖3(j)所示，製得含真空隔離層的高可靠性阻變存儲器。
[0041]最後需要注意的是，公布實施方式的目的在於幫助進一步理解本發明，但是本領域的技術人員可以理解:在不脫離本發明及所附的權利要求的精神和範圍內，各種替換和修改都是可能的。因此，本發明不應局限於實施例所公開的內容，本發明要求保護的範圍以權利要求書界定的範圍為準。
【權利要求】
1.一種阻變存儲器，其特徵在於，包括一襯底，襯底上設置絕緣層和底電極，在底電極上設有隔離層和第一層阻變薄膜，所述隔離層形成凹槽狀器件區域，所述第一層阻變薄膜澱積在隔離層的凹槽內為U型狀，第一層阻變薄膜的外側壁與凹槽內側壁之間為真空隔離層，第二層阻變薄膜覆蓋在第一層阻變薄膜和隔離層上封閉了上述真空隔離層，頂電極設置在第二層阻變薄膜上。
2.如權利要求1所述的阻變存儲器，其特徵在於，底電極為耐腐蝕的導電金屬或金屬氮化物。
3.如權利要求1所述的阻變存儲器，其特徵在於，隔離層選用S12或Si3N4。
4.如權利要求1所述的阻變存儲器，其特徵在於，第一層阻變薄膜和第二層阻變薄膜選用過度金屬氧化物材料HfOx、TaOx、ZrOx或WOx。
5.如權利要求4所述的阻變存儲器，其特徵在於，第一層阻變薄膜和第二層阻變薄膜選用同種材料，或第一層阻變薄膜和第二層阻變薄膜選用不同種材料。
6.如權利要求1所述阻變存儲器的製備方法，其特徵在於， 1)在襯底上先生長一層絕緣層，再PVD濺射或電子束蒸發金屬並圖形化形成底電極； 2)澱積隔離層，然後圖形化形成器件區域； 3)採用標準側牆工藝，澱積真空犧牲層，然後採用各向異性刻蝕，僅留下側壁的真空犧牲層； 4)採用PVD濺射、熱氧化生長或ALD方法製備第一層阻變薄膜，然後進行整片CMP處理，以介質隔離層為停止層； 5)採用滿足隔離層、第一層阻變層、底電極和真空犧牲層腐蝕選擇比的腐蝕液，腐蝕掉真空犧牲層，形成真空隔離層； 6)採用PVD濺射的方法製備第二層阻變薄膜，第二層阻變薄膜覆蓋在第一層阻變薄膜和隔離層上，封閉上述真空隔離層； 7)PVD濺射或電子束蒸發製備並圖形化頂電極，完成器件製備。
7.如權利要求6所述的製備方法，其特徵在於，犧牲層厚度小於10nm。
【文檔編號】H01L45/00GK104362251SQ201410601162
【公開日】2015年2月18日 申請日期:2014年10月30日 優先權日:2014年10月30日
【發明者】黃如, 餘牧溪, 蔡一茂, 王宗巍, 潘越, 郭彬彬, 方亦陳, 黎明 申請人:北京大學