適用於接合墊與檢測墊的金屬墊結構的製作方法

2023-10-11 00:28:49

專利名稱：適用於接合墊與檢測墊的金屬墊結構的製作方法
技術領域：
本發明系有關於半導體製程，特別有關於一種標示性形狀(markingsharp)的金屬墊(metal pad)。
電子構裝乃將IC晶片經由打線機(bonder)以金屬線進行打線接合(wire bonding)，以連接IC晶片上的接合墊與構裝基板或引腳架間的相對應的導腳。換言之，接合墊系作為晶粒內部電路與外接信號導腳間的介面，而外接信號不外乎就是電源信號、接地信號、或輸入/輸出信號等等。
在一般典型的IC晶片中，主動電路元件如電晶體、電阻元件等，系形成在晶片的中心位置(主動區)，而接合墊(bonding pad)則通常是布置在主動區域的周邊，以避免後續打線接合的過程中傷害到主動區的元件。亦有些設計乃將接合墊布置於晶片中心位置，而主動電路元件則布於外側。
然而，一般習知的接合墊結構通常為方形或矩形。會發生下列一些問題。參見

圖1，說明習知晶圓上的晶片排列。一般在晶圓10上形成複數晶片區域，如12A與12B，而其間有切割道16。在切割道16上，一般設置多個對準標記(marker，14A～14C)，作為製程中的對準之用。然而，在完成集成電路製程後，首先要將晶片區域從晶圓10上切割下來。對於晶片區域12A而言，切割時可藉由呈對角線的對準標記14A與14B進行對準，而對不完整的晶片區域12B而言，則缺乏對角線型的對準標記，因此，容易造成切割對準的問題。
接著以圖2A與圖2B，說明習知晶片上的接合墊設計。由圖2A圖可以看出，當晶片20A由晶圓上切割下來時，為矩形狀，而其上的接合墊22A也為均等大小的矩形狀，均勻配置於晶片20A兩側長邊。而另一種接合墊的配置則如圖2B所示，均等大小的接合墊22B，均勻配置於晶片20B的中央位置。在此類習知的接合墊配置中，當晶片20A或20B欲進行打線接合時，其內的電路設計往往有一定的方向性，而各接合墊需與接合的構件基板引腳，以特定位置接合。然而，由晶片20A與20B上，同為等大小矩形的接合墊22A與22B所構成的對稱性晶片外觀，難以藉以判定晶片與接合構件基板的對準位置。
相同的對準問題亦發生於晶片內部的電路。在IC晶片的製造中，為了電路設計製作或是線上檢測之用，通常會在晶片上的特定內部電路設定檢測區域。參見圖3，說明習知的晶片電路中的檢測墊設計。在晶片30上，在既定檢測區域34中，內部的線路設計有檢測金屬墊(probe pad)36，此類非常微小的金屬墊36系提供製程人員以微小的檢測探針，在顯微鏡下，進行晶片內部線路的電性測量。
對於檢測人員而言，由於此類測試金屬墊相當微小，一般為5×5μm，經由顯微鏡放大後，很難確認其連接的線路關係，造成電性檢測上的困擾。
本發明的再一個目的在於提供一種半導體接合墊區結構，可作為晶片接合時的對準標記之用。
本發明的另一個目的在於提供一種適用於半導體電路的檢測墊區，藉以在進行電路檢測時，辨識其連結的檢測線路的布局。
根據本發明的一種接合墊區結構，設置於一具有電路的半導體晶片上，包括一底部金屬層，設置於半導體晶片表面，與其電路呈電性連結；一金屬層間介電層，覆蓋於底部金屬層表面，且金屬層間介電層內部嵌有與底部金屬層接觸的金屬插塞結構；一頂部金屬層，設置於金屬層間介電層表面；以及一護層，設置於頂部金屬層上，具有複數開口，露出頂部金屬層欲供接合的部分以作為接合墊；其中該接合墊具有一標示性形狀(marking shape)，以界定該接合墊於該半導體晶片上的相對位置。
在上述接合墊區結構中，該接合墊可以為「凸」形、「凹」形、「+」形或「『」形等等。
而上述接合墊結構中，頂部及底部金屬層可以為鋁銅合金或鋁矽銅合金。而金屬層間介電層可以為二氧化矽層。而護層可為二氧化矽層或硼磷矽玻璃層與氮化矽層。
根據本發明，更提供一種檢測墊，系用於一半導體電路中以量測電性，系具有一標示性形狀(marking shape)，以界定該檢測墊於該半導體電路中的相對位置。
在上述檢測墊中，檢測墊可為「凸」形、「凹」形、 +」形或「『」形等等。而檢測墊可以為鋁銅合金或鋁矽銅合金構成。
藉由上述接合墊區結構，晶圓的切割時的定位，除了以切割道上的對準標記進行對準外，更可以根據晶片上的具有方向性形狀的接合墊作為對準參考點。而當晶片進行打線接合(bonding)時，更可藉由上述接合墊區結構作為接合定位依據。
而藉由上述具有一標示性形狀的檢測墊，更可提供檢測人員在量測其內線路的電性時，可以輕易判別電路的相對位置。
圖2A與圖2B所示為習知晶片上的接合墊設計示意圖。
圖3所示為習知的晶片電路中的檢測墊設計示意圖。
圖4所示為依據本發明的一實施例中的接合墊區結構示意圖。
圖5A～圖5D所示為依據本發明的一實施例中的接合墊的標示性形狀示意圖。
圖6所示為依據本發明的一實施例中的檢測墊結構示意圖。
而在護層49上形成複數開口，露出頂部金屬層48，作為接合墊50，其面積約為40×40μm。藉由頂部金屬層48所形成的接合墊50，可供作晶片40從晶圓上切割下來後的金屬線打線接合之用。而接合墊50具有一標示性形狀(marking shape)，用以界定接合墊50於半導體晶片40上的相對位置。
參見圖5A～圖5D，說明依據本發明的一實施例中的接合墊的標示性形狀示意圖。如圖5A～圖5D所示，矩形晶片40上的接合墊的形狀可以為「凸」形50A、「凹」形50B、「+」形50C或具有一直角缺角的矩形「『」50D。藉由上述多種具有一定向形狀的接合墊，可以由特殊形狀的接合墊50與晶片40之間的相對位置，藉以作為矩形晶片40在晶圓切割的定位參考點。另外，在矩形晶片40由晶圓上切割下來後，更可作為晶片40在進行打線接合時的定位點。雖然本發明列具上述形狀的標示性的接合墊(marking-shapedbonding pad)，但本發明並非以此為限。
接著參見圖6，說明本發明的一實施例中的檢測墊(probe pad)結構示意圖。在矩形晶片40上，最上層具有標示性的金屬接合墊50，以定義矩形晶片40的相對位置。而在矩形晶片40的測定區域62上，其內部的欲檢測的電路中設置有多個檢測墊，而此等檢測墊可以為鋁銅合金或鋁矽銅合金所構成，其面積範圍約為5×5μm。其中，晶片40電路中所設置的檢測墊具有特定的定位性形狀，如「凸」形檢測墊60A或具有一凹槽的矩形檢測墊60B等等。
藉由上述特定形狀的檢測墊，當檢測人員經由顯微鏡下觀看矩形晶片40上的區域62時，可以藉由檢測墊的形狀或排列方向輕易判別其內部線路的相對關係，大幅提高檢測線路時的方便性。雖然本發明列舉上述標示性檢測墊的形狀，但本發明並非以此為限。
藉由本發明所提出的具有標示性形狀(marking shape)的金屬墊，可適用於晶片表面的接合墊(boning pad)或者晶片內部電路中的檢測墊(probe pad)。此種具有標示性形狀的金屬墊，其優點在於可以協助辨識矩形晶片的定位方向(marking arrayal)，大幅提升在晶圓切割或晶片接線打合時晶片方向的辨識度。再者，當作為晶片內部線路的檢測墊時，可以在多層密布的線路中，快速辨識出線路間的相對關係，大幅提高檢測人員對於線路的辨識度。
雖然本發明以較佳實施例揭示如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明的精神和範圍內，當可做些許更動與潤飾，因此本發明的保護範圍以權利要求書所界定者為準。
權利要求
1.一種接合墊區結構，設置於一具有電路的半導體晶片上，其特徵在於包括一底部金屬層，設置於該半導體晶片表面，與該電路呈電性連結；一金屬層間介電層，覆蓋於底部金屬層表面，且該金屬層間介電層內部嵌有與該底部金屬層接觸的金屬插塞結構；一頂部金屬層，設置於該金屬層間介電層表面；以及一護層，設置於該頂部金屬層上，具有複數開口，露出該頂部金屬層欲供接合的部分以作為接合墊；其中至少一接合墊具有一標示性形狀(marking shape)，以界定該接合墊於該半導體晶片上的相對位置。
2.根據權利要求1所述的接合墊區結構，其特徵在於該接合墊係為「凸」形。
3.根據權利要求1所述的接合墊區結構，其特徵在於該接合墊係為「凹」形。
4.根據權利要求1所述的接合墊區結構，其特徵在於該接合墊係為十字形「+」。
5.根據權利要求1所述的接合墊區結構，其特徵在於該接合墊係為具有一直角缺角的矩形「『」。
6.根據權利要求1所述的接合墊區結構，其特徵在於該頂部及底部金屬層系由鋁銅合金或鋁矽銅合金構成。
7.根據權利要求1所述的接合墊區結構，其特徵在於該金屬層間介電層為二氧化矽層。
8.根據權利要求1所述的接合墊區結構，其特徵在於該護層為二氧化矽層或硼磷矽玻璃層與氮化矽層。
9.一種檢測墊，系用於一半導體電路中以量測電性，系具有一標示性形狀(marking shape)，以界定該檢測墊於該半導體電路中的相對位置。
10.根據權利要求9所述的檢測墊，其特徵在於該檢測墊係為「凸」形。
11.根據權利要求9所述的檢測墊，其特徵在於該檢測墊係為「凹」形。
12.根據權利要求9所述的檢測墊，其特徵在於該檢測墊係為十字形「+」。
13.根據權利要求9所述的檢測墊，其特徵在於該檢測墊係為具有一直角缺角的矩形「『」。
14.根據權利要求9所述的檢測墊，其特徵在於該檢測墊系由鋁銅合金或鋁矽銅合金構成。
全文摘要
一種接合墊區結構，設置於一具有電路的半導體晶片上，包括一底部金屬層，設置於半導體晶片表面，與其電路呈電性連結；一金屬層間介電層，覆蓋於底部金屬層表面，且金屬層間介電層內部嵌有與底部金屬層接觸的金屬插塞結構；一頂部金屬層，設置於金屬層間介電層表面；以及一護層，設置於頂部金屬層上，具有複數開口，露出頂部金屬層欲供接合的部分以作為接合墊；其中該接合墊具有一標示性形狀(marking shape)，以界定該接合墊於該半導體晶片上的相對位置。
文檔編號H01L21/66GK1449032SQ0210824
公開日2003年10月15日 申請日期2002年3月28日 優先權日2002年3月28日
發明者寧樹梁 申請人:南亞科技股份有限公司