一種GaN側牆絕緣柵鰭式高電子遷移率電晶體及其製造方法與流程

2023-09-12 14:49:00

本發明屬於半導體器件製備的技術領域，特別是涉及一種GaN側牆絕緣柵鰭式高電子遷移率電晶體及其製造方法。

技術背景

第三代半導體GaN基高電子遷移率電晶體(HEMT)具有輸出功率密度大、寬禁帶、高飽和速度、高擊穿場強等優點，已成為製造高頻、高效、大功率固態電子器件的主流技術，有力推動了無線基站、衛星通信、醫療、雷達、綠色能源等領域的發展。通過縱向、橫向縮小器件尺寸，GaN平面器件的頻率不斷提升。然而由於勢壘層厚度的限制，進一步縮小柵長會導致柵靜電控制能力變弱，器件漏電增加，短溝道效應(SCEs)惡化，漏致勢壘降低效應(DIBL)和亞閾值擺幅(SS)增大，制約器件頻率特性進一步提高。

眾所周知，在Si基半導體體系中，為了抑制SCEs，人們提出了非平面三維柵FinFET結構，相對於平面結構，其表現出更佳的靜電控制能力，出色的SS、DIBL與關態漏電特性等。最近，這種先進的三維柵概念正在被移植到GaN器件中。2013年，Kota Ohi等人對FinFET結構的基本直流特性進行了研究，結果表明，由於三維非平面結構更好的柵控能力，FinFET器件表現出更優異的SS、更低的膝點電壓以及良好的電流穩定性等優點(參見文獻Kota Ohi et al.,Current Stability in Multi-Mesa-Channel AlGaN/GaN HEMTs,IEEE Trans.Electron Device Lett.,vol.60,no.10,pp.2997-3004,2013)。

然而，由於柵金屬直接與側壁二維電子氣溝道(2DEG)直接接觸，肖特基勢壘更低，加上幹法刻蝕工藝不可避免地對側壁產生損傷，使得FinFET器件柵漏電增大，最大驅動柵壓降低，最終導致器件更低的驅動電流(參見文獻Shenghou Liu et al.,Enhancement-Mode Operation of Nanochannel Array(NCA)AlGaN/GaN HEMTs,IEEE Electron Device Lett.,vol.33,no.3,pp.354-356,2012)。儘管可以通過絕緣柵結構(MIS)解決漏電問題，但是柵介質同樣會覆蓋在勢壘層上部，使三維鰭片的頂部和兩側都形成MIS結構，然而這樣增大了頂部柵極與溝道距離，使頂柵的控制能力大大降低，頻率特性退化，最終使FinFET結構的優勢難以完全發揮。

中國專利申請公開了一種多溝道鰭式結構的AlGaN/GaN高電子遷移率電晶體結構和製作方法，主要解決現有多溝道器件柵控能力差及FinFET器件電流低的問題。該器件的結構自下而上依次包括襯底(1)、第一層AlGaN/GaN異質結(2)、SiN鈍化層(4)和源漏柵電極，源電極和漏電極分別位於SiN鈍化層兩側頂層AlGaN勢壘層上，其中：第一層AlGaN/GaN異質結與SiN鈍化層之間設有GaN層和AlGaN勢壘層，形成第二層AlGaN/GaN異質結(3)；柵電極覆蓋在第二層異質結頂部和第一層及第二層異質結的兩側壁。該器件柵控能力強，飽和電流大，亞閾特性好，可用於短柵長的低功耗低噪聲微波功率器件。

中國專利申請公開了一種T柵N面GaN/AlGaN鰭式高電子遷移率電晶體，主要解決現有微波功率器件的最高振蕩頻率小，歐姆接觸電阻大，短溝道效應嚴重的問題。該器件的結構自下而上包括：襯底(1)、GaN緩衝層(2)、AlGaN勢壘層(3)、GaN溝道層(4)、柵介質層(5)、鈍化層(6)和源、漏、柵電極，其中緩衝層和溝道層採用N面GaN材料；GaN溝道層和AlGaN勢壘層組成GaN/AlGaN異質結；柵電極採用T型柵，且包裹在GaN/AlGaN異質結的兩側和上方，形成三維立體柵結構。該器件具有柵控能力好，歐姆接觸電阻小及最高振蕩頻率高的優點，可用作小尺寸的微波功率器件。

雖然上述兩個方案分別解決了GaN多溝道以及N面結構柵控能力、輸出電流等問題，但還存在明顯不足：主要為採用傳統GaN基鰭式結構，鰭片兩側柵極直接與側牆處2DEG接觸，如「N面GaN基鰭式高電子遷移率電晶體及製作方法」的圖1所示，這將產生兩方面不利影響，一是低的側柵肖特基勢壘高度，會導致大的柵漏電；二是肖特基接觸的側柵會引入大的寄生電容，降低器件頻率特性。

如何克服現有技術所存在的不足已成為當今半導體器件製備技術領域中亟待解決的重點難題之一。

技術實現要素：

本發明的目的是為克服現有技術所存在的不足而提供一種GaN側牆絕緣柵鰭式高電子遷移率電晶體及其製造方法，本發明能夠抑制側牆導致的柵漏電，提高器件最大驅動柵壓與最大輸出電流，並降低寄生電容，提升GaN鰭式器件頻率特性。

根據本發明提出的一種GaN側牆絕緣柵鰭式高電子遷移率電晶體,該電晶體的結構自下而上依次包括襯底、緩衝層、勢壘層、鈍化層；所述勢壘層上方的一端設有源極和另一端設有漏極；位於源極和漏極之間的勢壘層的上方設有鈍化層，所述鈍化層中設有凹槽，其特徵在於，還包括GaN基三維鰭片和柵極，所述GaN基三維鰭片的側牆設有絕緣介質；所述柵極的一部分覆蓋在凹槽內的勢壘層上，形成肖特基接觸；所述柵極的另一部分覆蓋在GaN基三維鰭片的側牆的絕緣介質上，形成絕緣柵結構。

其中，所述側牆的絕緣介質的材質包括SiN、SiO2、Al2O3、Ta2O5、HfO2、AlN中的一種。

根據本發明提出的一種GaN側牆絕緣柵鰭式高電子遷移率電晶體的製備方法，包括如下具體步驟：

1)在襯底上依次生長緩衝層和勢壘層；

2)在所述勢壘層上光刻源漏圖形，並澱積源漏金屬，然後通過熱退火分別製作源極和漏極；

3)在所述勢壘層沉積鈍化層；

4)在所述鈍化層上製作有源區掩模，隨後採用刻蝕或離子注入等方式進行器件隔離，形成有源區；

5)在所述鈍化層上定義GaN基三維鰭片掩模，採用RIE或ICP等刻蝕方式去除鈍化層，隨後幹法刻蝕勢壘層和緩衝層，形成周期排列的GaN基三維鰭片；

6)在所述鈍化層上製作柵腳掩模，隨後通過RIE或ICP等刻蝕方式去除GaN基三維鰭片上方的鈍化層，暴露出所述勢壘層；

7)生長絕緣介質並覆蓋在GaN基三維鰭片的勢壘層上方與GaN基三維鰭片的側壁以及圓片的其它位置；

8)通過RIE或ICP等刻蝕方式去除GaN基三維鰭片側壁以外的絕緣介質，形成側牆的絕緣介質；

9)在所述鈍化層上定義柵帽掩模，通過蒸發或濺射方式沉積柵金屬，剝離形成柵極；

10)在所述鈍化層上定義互聯開孔區掩模，刻蝕形成互聯開孔；

11)在所述鈍化層上定義互聯金屬區掩模，通過蒸發與剝離工藝形成互聯金屬。

本發明的實現原理：本發明利用各項異性幹法刻蝕，通過在GaN基三維鰭片側壁上形成MIS結構，將側柵電極與2DEG進行隔離，以抑制鰭片側牆漏電，並降低寄生電容，而GaN基三維鰭片的頂部仍然保持肖特基結構，維持高的柵控能力。

本發明與現有技術相比其顯著優點是：本發明抑制了GaN鰭式器件的側牆漏電，解決了GaN鰭式器件最大工作柵壓退化的問題，提高了最大驅動電流，並維持高的頂柵控制能力，降低了側牆引入的寄生電容，提高了最大工作頻率；同時，由於採用了三維鰭式結構，柵控能力、短溝道效應等特性較平面結構有大幅提升。

附圖說明

圖1是本發明提出的一種GaN側牆絕緣柵鰭式高電子遷移率電晶體的三維立體結構示意圖。

圖2是圖1中虛線處的截面示意圖。

圖3包括圖3a、圖3b、圖3c、圖3d、圖3e、圖3f、圖3g、圖3h、圖3i，是本發明提出的一種GaN側牆絕緣柵鰭式高電子遷移率電晶體的製造流程的示意圖。

具體實施方式

下面結合附圖和實施例對本發明的具體實施方式進一步進行詳細說明。

參照圖1和圖2,本發明提出的一種GaN側牆絕緣柵鰭式高電子遷移率電晶體,該電晶體的自下而上依次包括襯底1、緩衝層2、勢壘層3、鈍化層6；所述勢壘層3上方的一端設有源極4和另一端設有漏極5；位於源極4和漏極5之間的勢壘層3的上方設有鈍化層，所述鈍化層3中設有凹槽；還包括GaN基三維鰭片和柵極8，所述GaN基三維鰭片的側牆設有絕緣介質7；所述柵極8的一部分覆蓋在凹槽內的勢壘層3上，形成肖特基接觸；所述柵極8的另一部分覆蓋在GaN基三維鰭片的側牆的絕緣介質7上，形成絕緣柵結構。其中，所述側牆的絕緣介質7的材質包括SiN、SiO2、Al2O3、Ta2O5、HfO2、AlN中的一種。

參照圖3，本發明提出的一種GaN側牆絕緣柵鰭式高電子遷移率電晶體的製備，包括如下具體步驟：

1)在襯底1上依次生長緩衝層2和勢壘層3,如圖3a；所述襯底1的材質為SiC、Si、GaN自支撐襯底中的任一種；所述緩衝層2的材質為GaN、AlGaN中的一種或兩種組合；所述勢壘層3的材質為AlGaN、InAlN、AlN中的一種或幾種組合。

2)在所述勢壘層3上光刻源漏圖形，並澱積源漏金屬，然後通過熱退火分別製作源極4和漏極5，如圖3b；所述源極4和漏極5的金屬包含但不限於Ti/Al/W、Ti/Al/Mo/Au、Si/Ti/Al/Ni/Au中的一種多層金屬。

3)在所述勢壘層3沉積鈍化層6，如圖3c；所述鈍化層6的材質選自SiN、SiO2、AlN中的一種或幾種組合、厚度為20～350nm(20nm、100nm、200nm、300nm或350nm)、生長方法為濺射、等離子體增強化學氣相澱積(PECVD)、原子層澱積(ALD)、低壓力化學氣相澱積(LPCVD)或感應耦合化學氣相澱積(ICPCVD)。

4)所述鈍化層6上製作有源區掩模，隨後採用刻蝕或離子注入等方式進行器件隔離，形成有源區；

5)在鈍化層6上定義GaN基三維鰭片掩模，採用RIE或ICP等刻蝕方式去除鈍化層6，如圖3d，隨後幹法刻蝕勢壘層3和緩衝層2，形成周期排列的GaN基三維鰭片，如圖3e；所述GaN基三維鰭片掩模的製作採用光學光刻或電子束直寫方式，寬度為10～700nm(包括選擇10nm、100nm、200nm、300nm、400nm、500nm、600nm或700nm等)；鈍化層6的刻蝕採用RIE或ICP等方式，勢壘層3和緩衝層2的刻蝕均採用RIE或ICP等方式，刻蝕深度為10～400nm(包括選擇10nm、100nm、200nm、300nm或400nm等)。

6)在所述鈍化層6上製作柵腳掩模，隨後通過RIE或ICP等刻蝕方式去除GaN基三維鰭片上方的鈍化層6，暴露出所述勢壘層3，如圖3f；

7)生長絕緣介質7並覆蓋在GaN基三維鰭片的勢壘層3上方與GaN基三維鰭片的側壁以及圓片的其它位置，如圖3g；所述絕緣介質7的厚度為8～50nm(8nm、15nm、30nm、40nm或50nm)，生長方法為等離子體增強化學氣相澱積(PECVD)、原子層澱積(ALD)、低壓力化學氣相澱積(LPCVD)或感應耦合化學氣相澱積(ICPCVD)；

8)通過RIE或ICP等刻蝕方式去除GaN基三維鰭片側壁以外的絕緣介質，形成側牆的絕緣介質7，如圖3h；

9)在所述鈍化層6上定義柵帽掩模，通過蒸發或濺射方式沉積柵金屬，剝離形成柵極8，如圖3i；

柵金屬包含但不限於Ni/Au/Ni、Pt/Au、Ni/Pt/Au，W/Ti/Au中的一種多層金屬，柵金屬的厚度為100～750nm(包括選擇100nm、200nm、300nm、400nm、500nm、600nm、700nm或750nm等)。

10)在所述鈍化層6上定義互聯開孔區掩模，刻蝕形成互聯開孔；

11)在所述鈍化層6上定義互聯金屬區掩模，通過蒸發與剝離工藝形成互聯金屬。

根據以上本發明所述的結構和製作方法，本發明給出以下兩種實施例，但並不限於這些實施例。

實施例1：製備SiC襯底，緩衝層為AlN/GaN，勢壘層為AlGaN，側牆介質為SiN，三維鰭片寬度為120nm，柵金屬為Pt/Au的GaN側牆絕緣柵鰭式高電子遷移率電晶體，其過程是：

1)在SiC襯底上，利用金屬有機物化學氣相澱積技術MOCVD，先在1050℃下生長200nm的AlN，再在1050℃下生長1.5μm的非故意摻雜的GaN層，形成緩衝層2,隨後在緩衝層2上生長厚度為28nm的AlGaN勢壘層3，Al組分為25％。

2)在勢壘層3上製作光刻掩膜，然後採用濺射澱積金屬疊層，經過剝離工藝在其兩端得到孤立的金屬塊，最後在N2氣氛中進行快速熱退火形成源極4和漏極5。所澱積的金屬自下而上分別為Ti、Al和W，其厚度分別為20nm、250nm、和50nm。濺射採用的條件為：真空度≦5.0×10-6Torr，濺射速率小於快速熱退火的工藝條件為：溫度600℃，時間60s。

3)利用PECVD技術在勢壘層3上澱積SiN形成鈍化層6。澱積工藝條件為：氣體分別為SiH4、NH3、He和N2，流量分別為8sccm、2sccm、100sccm和200sccm，壓力為500mTorr，溫度260℃，功率25W，該鈍化層的厚度為120nm。

4)在所述鈍化層6的上方製作有源區掩模，隨後採用離子注入方式進行器件隔離，形成有源區。注入條件為：離子為B+，電流10μA，能量100KeV，劑量6e14。

5)利用電子束直寫在鈍化層6上製作鰭片掩膜，通過RIE幹法刻蝕去除鈍化層6，隨後採用ICP幹法刻蝕AlGaN和GaN，形成寬度為120nm的GaN基三維鰭片8。所述鈍化層6刻蝕的工藝條件為：氣體為SF6，流量為20sccm，壓力5mTorr，時間250s。所述AlGaN/GaN異質結刻蝕工藝條件為：氣體分別為BCl3和Cl2，流量分別為25sccm和5sccm，壓力為5mTorr，溫度25℃，上電極功率100W，下電極3W，刻蝕時間10分鐘，刻蝕深度100nm。

6)在所述鈍化層6上製作柵腳掩模，隨後通過RIE幹法刻蝕去除鰭片上方鈍化層6，暴露出勢壘層3。刻蝕工藝條件為：氣體為SF6，流量為20sccm，壓力5mTorr，時間250s。

7)利用PECVD技術生長SiN介質並覆蓋在GaN基三維鰭片的勢壘層3上方與GaN基三維鰭片側壁以及圓片的其它位置。其生長工藝條件為：氣體分別為SiH4、NH3、He和N2，流量分別為8sccm、2sccm、100sccm和200sccm，壓力為500mTorr，溫度260℃，功率25W，該介質厚度為20nm。

8)通過RIE刻蝕去除GaN基三維鰭片側壁以外的絕緣介質，形成側牆的絕緣介質7。其刻蝕工藝條件為：氣體為SF6，流量為20sccm，壓力5mTorr，時間65s。

9)在所述鈍化層6的上部製作柵極掩膜，利用電子束蒸發技術澱積金屬疊層，並利用剝離工藝形成柵極8。其澱積金屬疊層的工藝條件為：真空度≦1.5×10-6Torr，澱積速率小於其所澱積的金屬疊層自下而上為Pt和Au，厚度分別為20nm和400nm。

10)在所述鈍化層6上定義互聯開孔區光刻掩模，通過RIE幹法刻蝕形成互聯開孔。其刻蝕工藝條件為：氣體為SF6，流量為20sccm，壓力5mTorr，時間320s。

11)在所述鈍化層6上定義互聯金屬區掩模，通過蒸發與剝離工藝形成互聯金屬。其中：澱積金屬疊層的工藝條件為：真空度≦1.5×10-6Torr，澱積速率小於所澱積的金屬疊層自下而上為Ti和Au，厚度分別為30nm和400nm。

實施例2：製備Si襯底，緩衝層為AlGaN/GaN，勢壘層為AlN，側牆介質為Al2O3，三維鰭片寬度為300nm，柵金屬為Ni/Pt/Au的GaN側牆絕緣柵鰭式高電子遷移率電晶體，其過程是：

1)在SiC襯底上，利用金屬有機物化學氣相澱積技術MOCVD，先在1000℃下生長1.0μm的非故意摻雜的AlGaN層(Al組分5％)和1.0μm GaN層，形成緩衝層2,隨後在緩衝層2上生長厚度為3nm的AlN勢壘層3。

2)在所述勢壘層3上製作光刻掩膜，然後採用電子束蒸發澱積金屬疊層，經過剝離工藝在其兩端得到孤立的金屬塊，最後在N2氣氛中進行快速熱退火形成源極4和漏極5。所澱積的金屬自下而上為Ti、Al、Mo和Au，其厚度分別為20nm、200nm、30nm和50nm。蒸發採用的條件為：真空度≦2.0×10-6Torr，濺射速率小於快速熱退火的工藝條件為：溫度800℃，時間30s。

3)利用PECVD技術在勢壘層3上澱積SiO2形成鈍化層6。其澱積工藝條件為：氣體分別為SiH4、N2O，流量分別為120sccm、200sccm，壓力為500mTorr，溫度320℃，功率35W，該鈍化層的厚度為120nm。

4)與實施例1的第4步相同。

5)利用深紫外光刻在鈍化層6上製作GaN基三維鰭片掩膜，通過RIE刻蝕去除鈍化層6，隨後採用ICP幹法刻蝕AlGaN和GaN，形成寬度為300nm的GaN基三維鰭片。其中：鈍化層刻蝕的工藝條件為：氣體為SF6，流量為20sccm，壓力5mTorr，時間500s；AlGaN/GaN異質結刻蝕工藝條件為：氣體分別為BCl3和Cl2，流量分別為25sccm和5sccm，壓力為5mTorr，溫度25℃，上電極功率100W，下電極3W，刻蝕時間5分鐘，刻蝕深度50nm。

6)在所述鈍化層6上製作柵腳掩模，隨後通過RIE幹法刻蝕去除鰭片上方鈍化層6，暴露出勢壘層3。其刻蝕工藝條件為：氣體為SF6，流量為20sccm，壓力5mTorr，時間500s。

7)利用ALD技術沉積Al2O3介質並覆蓋在GaN基三維鰭片的勢壘層3上方與GaN基三維鰭片側壁以及圓片的其它位置。其ALD工藝條件為：TMA和H2O分別為鋁和氧源，載氣為Ar，生長溫度為250℃，壓力600Pa，厚度為10nm。

8)通過ICP刻蝕去除GaN基三維鰭片側壁以外的絕緣介質，形成側牆的絕緣介質7。其刻蝕工藝條件為：氣體為BCl3和Cl2，流量分別為20sccm、5sccm，壓力5mTorr，時間50s。

9)在所述鈍化層6的上部製作柵極掩膜，利用電子束蒸發技術澱積金屬疊層，並利用剝離工藝形成柵極8。其中：澱積金屬疊層的工藝條件為：真空度≦1.5×10-6Torr，澱積速率小於所澱積的金屬疊層自下而上為Ni、Pt和Au，厚度分別為30nm、50nm和350nm。

10)在所述鈍化層6上定義互聯開孔區光刻掩模，通過RIE幹法刻蝕形成互聯開孔。刻蝕工藝條件為：氣體為SF6，流量為20sccm，壓力5mTorr，時間700s。

11)與實施例1的第11步相同。

本發明的具體實施方式中未涉及的說明屬於本領域公知的技術，可參考公知技術加以實施。

本發明經反覆試驗驗證，取得了滿意的試用效果。

以上具體實施方式及實施例是對本發明提出的一種GaN側牆絕緣柵鰭式高電子遷移率電晶體及其製造方法技術思想的具體支持，不能以此限定本發明的保護範圍，凡是按照本發明提出的技術思想，在本技術方案基礎上所做的任何等同變化或等效的改動，均仍屬於本發明技術方案保護的範圍。