集成在電子襯底中的通孔結構的製作方法
2023-11-10 12:52:52 1
專利名稱：集成在電子襯底中的通孔結構的製作方法
技術領域：
本發明大體來說涉及電子襯底，且特定來說涉及具有通孔結構的電子襯底。
背景技術：
針對集成電路的封裝技術的近來發展已引入了穿矽通孔(TSV)，所述穿矽通孔(TSV)為通過矽晶片或裸片的垂直電耦合件。對於形成3D電封裝以使得導電層可堆疊於彼此的頂部上且可通過利用TSV而在導電層之間傳遞信號來說，TSV為重要的。在常規封裝設計中，可存在TSV的陣列或叢集以用於在不同導電層之間傳遞信號。除了佔用襯底中的空間以外，TSV還可能影響到相鄰或鄰近TSV的功能性。舉例來說，鄰近TSV之間的互感可引起串話，所述串話在一些情況下可負面地影響電封裝的操作。為 了減小互感的作用，增大鄰近TSV之間的間隔，且需要基於通過TSV的信號的電流密度和這些信號的頻率的複雜計算以確保電封裝的恰當操作。與TSV相關聯的另一設計挑戰為襯底中的渦電流損耗的產生。渦電流歸因於改變磁場而形成於襯底中。舉例來說，當電流通過TSV時，磁場和電場形成於TSV周圍且穿透襯底。通過TSV的電流的改變可引起襯底內的磁場和電場的改變。渦電流可產生誘發磁場，所述誘發磁場對抗襯底中的磁場的改變。歸因於襯底的相對較高的電阻率，渦電流消散到襯底中且可在襯底內產生熱。可將絕緣材料安置於襯底與導電層之間，所述絕緣材料可減小電場且削弱磁場的作用。然而，渦電流損耗仍成問題。因此，將需要在不增大TSV之間的間隔的情況下減小襯底內的渦電流損耗且減小鄰近TSV之間的互感的作用。
發明內容
在一個實施例中，提供一種安置於襯底中的通孔結構的系統。所述系統包括第一通孔結構，所述第一通孔結構具有安置於所述襯底中的外部導電層、內部絕緣層和內部導電層。所述外部導電層分離所述內部絕緣層與所述襯底，且所述內部絕緣層分離所述內部導電層與所述外部導電層。互補對的第一信號通過所述內部導電層，且所述互補對的第二信號通過所述外部導電層。所述第一信號與第二信號可包含實質上相反的極性。再者，還可將外部絕緣層安置於所述襯底中以使得所述外部絕緣層分離所述外部導電層與所述襯底。或者，自對準矽化物(salicide)膜可耦合到所述外部導電層。所述自對準矽化物膜可形成適於耦合到金屬層的環狀結構。在其另一形式中，通孔結構的所述系統可進一步包括相鄰於所述第一通孔結構而安置的第二通孔結構。所述第二通孔結構可包括由外部導電層圍繞的內部導電層以及安置於所述內部導電層與外部導電層之間的內部絕緣層。第二互補對的第一信號通過所述內部導電層，且所述第二互補對的第二信號通過所述外部導電層。在不同形式中，所述第一互補對的所述第二信號與所述第二互補對的所述第二信號可包含實質上相反的極性。在另一實施例中，提供一種在電子襯底中形成通孔結構的方法。所述方法包括在所述襯底中形成開口，以及在所述開口中沉積外部導電層。所述方法還包括在所述開口中沉積內部絕緣層以使得所述外部導電層分離所述內部絕緣層與所述襯底。將內部導電層沉積於所述開口中以使得所述內部絕緣層分離所述外部導電層與所述內部導電層。所述方法進一步包括使所述外部導電層接觸自對準矽化物材料。在其另一形式中，可將外部絕緣層沉積於所述開口中以使得所述外部絕緣層分離所述外部導電層與所述襯底。所述自對準矽化物材料還可耦合到接地且/或形成為環狀結構。在不同實施例中，提供一種減小電子裝置中的電場或磁場的方法。所述方法包括在襯底中形成第一導電層，以及用絕緣層來圍繞所述第一導電層。所述絕緣層被第二導電層圍繞。所述方法包括使互補對的第 一信號通過所述第一導電層且使所述互補對的第二信號通過所述第二導電層，以使得所述第二導電層適於減小由通過所述第一導電層的所述第一信號產生的電場或磁場。在其一種形式中，所述方法包括將所述第二導電層耦合到第一電位。在其另一形式中，所述方法包括將所述第二導電層耦合到自對準矽化物材料。所述方法還可包括形成圍繞所述第二導電層的另一絕緣層。在另一示範性實施例中，提供一種用於減小電子裝置中的電場或磁場的通孔結構。所述通孔結構包括用於在襯底中傳導互補對的第一信號的第一導電裝置，以及用於在所述襯底中傳導所述互補對的第二信號的第二導電裝置。所述通孔結構還包括用於使所述第一導電裝置與所述第二導電裝置絕緣的絕緣裝置。所述第一信號與第二信號包含實質上相反的極性。為了更完整地理解本發明，現參考以下詳細描述和附圖。
圖I為在襯底中具有多個屏蔽通孔的電子結構的第一實施例的截面圖；圖2為在多層襯底中具有多個屏蔽通孔的多層電封裝的截面圖；圖3為在襯底中具有多個雙通孔結構的電子結構的第二實施例的截面圖；圖4為圖3的電子結構的沿線A-A截取的截面俯視圖；圖5為具有形成於襯底中的多個開口的電子結構的第一實施例的截面圖；圖6為沉積有屏蔽層的圖5的電子結構的截面圖；圖7為沉積有絕緣層的圖6的電子結構的截面圖；圖8為鍍敷有導電材料的圖7的電子結構的截面圖；圖9為具有襯底的經拋光正面的圖8的電子結構的截面圖；圖10為在背面襯底薄化之後具有多個通孔的圖9的電子結構的截面圖；圖11為具有多個通孔的圖10的電子結構的截面圖，其中電介質材料填充於襯底的背面上；圖12為具有形成於襯底中的多個開口的電子結構的第二實施例的截面圖；圖13為沉積有外部絕緣層的圖12的電子結構的截面圖；圖14為沉積有外部導電層的圖13的電子結構的截面圖；圖15為沉積有內部絕緣層的圖14的電子結構的截面圖；圖16為沉積有內部導電層的圖15的電子結構的截面圖；圖17為具有襯底的經拋光正面的圖16的電子結構的截面圖18為具有形成有接點的襯底的前面的圖17的電子結構的截面圖；圖19為具有多個雙通孔結構的圖18的電子結構的截面圖；圖20為具有多個雙通孔結構的圖19的電子結構的截面圖，其中電介質材料填充於襯底的背面上；以及圖21為展示示範性無線通信系統的框圖，在所述示範性無線通信系統中可有利地使用支持多個功率模式的存儲器功率管理系統。
具體實施例方式參看圖I中所展示的實施例，提供電子結構102。電子結構102包括襯底104，多個TSV 106安置於襯底104中。儘管未圖示，但在各種實施例中，可在襯底中將多個TSV 106布置為TSV的陣列或叢集。襯底104可由例如矽、碳化矽、二氧化矽、氮化矽或熟練的技術人員已知的任何其它襯底材料等材料製成。襯底104可為多層襯底，例如，內建或層壓的多 層印刷電路板，或內建或層壓的封裝襯底。多個TSV 106中的每一者包括導電層108、絕緣或電介質層110，和可與襯底104接觸的屏蔽層112。絕緣或電介質層110位於導電層108與屏蔽層112之間。絕緣或電介質材料110可由例如二氧化矽(SiO2)等氧化物、氮氧化矽(SiON)、氮化矽(SiN)或其它已知電介質材料製成。屏蔽層112可由包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、其一組合或熟練的技術人員已知的其它類似材料的材料製成。屏蔽層112還可由磁性材料製成。在一個實施例中，屏蔽層厚度可為約IOnm到IOOnm,但在其它實施例中所述厚度可視襯底104的布局和所要的屏蔽特性而為更大或更小。在圖I中所展示的實施例中，因為屏蔽層112從襯底104的正面118延伸到背面120且可與TSV 106的導電層108同軸，所以可將屏蔽層112描述為集成於襯底104內的「同軸」屏蔽層112。然而，屏蔽層112與導電層108的實際對準不必同軸。在襯底104的正面118附近可存在電介質材料116的前層，電介質材料116可包含二氧化矽(SiO2)、氮氧化矽(SiON)、氮化矽(SiN)或其它電介質材料。在襯底104的背面120上可存在擴散勢壘電介質膜122，擴散勢壘電介質膜122可包括例如碳化矽(SiC)、氮化矽(Si3N4)等材料。屏蔽層112可藉助於自對準矽化物膜114耦合到接地。自對準矽化物膜114可採用任何形狀，但在一個方面中，自對準矽化物膜114包含在TSV 106的正面118周圍的環。自對準矽化物膜114可耦合到接地，且可用以提供屏蔽層112與接地之間的較佳接觸。為了將自對準矽化物膜114耦合到接地，自對準矽化物膜114可耦合到襯底104上方的金屬層(所述金屬層接地)(參見圖2)。同樣如圖I的實施例中所展示，多個TSV 106的每一導電層108可耦合到第一背面金屬層126(即，「背面金屬I」)。第二背面金屬層128(即，「背面金屬2」)也可形成於襯底104的背面120上，且背面通孔結構130可將第一背面金屬層126耦合到第二背面金屬層128。例如二氧化娃(SiO2)、氮氧化娃(SiON)、氮化娃(SiN)等電介質材料124可填充襯底104的背面120上的剩餘區域。在圖2中所展示的實施例中，提供多層電封裝202，在多層電封裝202中僅修整了襯底的前部或正面(即，未展示襯底104的背面120已經修整)。多層電封裝202包含頂部或上部金屬層204、耦合到接地的第二金屬層208，和襯底104中的多個屏蔽TSV 106。電介質或絕緣材料206安置於頂部或上部金屬層204與接地層208 (即，第二金屬層)之間以及接地層208與襯底104的正面118之間。額外的導電和不導電層也可安置於襯底104的前面上。多個TSV 106中的每一者包括內部導電層108、電介質或絕緣層110和屏蔽層112。如參看圖I所描述，擴散勢壘電介質膜122和電介質材料124可填充襯底104的背面120上的區域。儘管在圖2中將擴散勢壘122和電介質材料124展示為覆蓋襯底104的整個背面120，但可併入背面薄化工藝以打開襯底104的背面120上的TSV 106。再者，在圖2的實施例中，屏蔽層112可與襯底104接觸，且自對準矽化物膜114可使屏蔽層112接觸接地層208。此情形可通過使用將自對準矽化物膜114耦合到接地層208的接點210而實現。或者，可使用用於使自對準矽化物膜114接觸接地的其它常規方法。具有本文中所描述的屏蔽層的通孔的一個優點為屏蔽層實質上減小了鄰近TSV之間的互感。舉例來說，在不存在屏蔽層的3X3穿矽通孔(TSV)陣列中，TSV之間的互感 影響可為約O. 15nH。在此布置中，通孔可具有約3μπι的半徑、約50μπι的高度，且間隔約3μπι。然而，在圖I的實施例中，在不必增大襯底104中的相鄰通孔106之間的間隔的情況下，屏蔽層112實質上減小或消除了通孔106之間的互感。因此，在可包括超過1000個TSV的襯底中，屏蔽層允許相鄰TSV間隔開約3 μ m且TSV之間的互感影響為可忽略的(即，約OnH)。再者，可增大屏蔽層的厚度以進一步減小TSV之間的互感。屏蔽層還可防止由TSV產生的電場影響電封裝的周圍組件且減小磁場的作用。具有屏蔽層的TSV的另一優點為電子襯底中的渦電流損耗的實質或完全減小。因此可在電子襯底中實質上或完全地減小渦電流損耗。具有屏蔽層的通孔還可有利地減小襯底內的電磁噪聲。通過使用屏蔽層所致的非想要的副作用的這些減小或消除可允許將TSV更緊密地放置在一起且將其它組件放置於更接近於經屏蔽的TSV處。參看圖3中所展示的示範性實施例，提供電子結構302。電子結構302包括襯底304，內部通孔306和外部通孔308安置於襯底304中。外部通孔308 「同軸」地圍繞襯底304中的內部通孔306，但在其它實施例中，內部通孔306與外部通孔308的實際對準不必同軸。可將外部通孔308圍繞內部通孔306的布置描述為襯底304中的「雙通孔」結構。所述布置還可稱作安置於多層襯底中的「環型對」通孔結構。有可能可將內部通孔306和外部通孔308的布置作為通孔的陣列或叢集安置於襯底304中。襯底304可由例如矽(Si)、碳化矽(SiC)、二氧化矽(SiO2)、氮化矽(Si3N4)或熟練的技術人員已知的任何其它襯底材料等材料製成。襯底304可為多層襯底，例如，內建或層壓的多層印刷電路板，或內建或層壓的封裝襯底。在一個實施例中，襯底304為互補金屬氧化物半導體(CMOS)晶片的一部分。內部通孔306和外部通孔308分別形成內部和外部信號路徑，以使得信號可通過每一通孔的導電層。舉例來說，在圖3的實施例中，內部通孔306包含信號可通過的內部導電層310。外部通孔308包含外部導電層312，信號可通過所述外部導電層312且所述外部導電層312圍繞內部導電層310。內部通孔306和外部通孔308可包含環形或圓形橫截面，或所述橫截面可形成矩形、半圓形或其它形狀的橫截面。內部導電層310通過內部絕緣或電介質層314與外部導電層312分離。另外，外部絕緣或電介質層316分離外部導電層312與襯底304。內部絕緣或電介質層314可為與外部絕緣或電介質層316分離的層或兩個層可包含同一層。因此，內部絕緣或電介質層314可為與外部絕緣或電介質層316相同或不同的材料。舉例來說，所述絕緣或電介質層可由例如二氧化矽(SiO2)等氧化物、氮氧化矽(SiON)、氮化矽(Si3N4)或其它已知電介質材料製成。導電層可由銅、鋁或其它已知導電材料製成。在襯底304的正面330附近可存在電介質材料324的前層，所述電介質材料324包含二氧化娃(SiO2)、 氮氧化娃(SiON)、氮化娃(Si3N4),其一組合或其它電介質材料。同樣，在襯底304的背面332上可存在擴散勢壘334 (即，電介質膜)，所述擴散勢壘334可包括例如碳化娃(SiC)、氮化娃(Si3N4)等材料。在圖3中，內部導電層310可耦合到內部接點326且外部導電層312可耦合到襯底304的正面330附近的外部接點328。內部接點326和外部接點328可耦合到同一金屬層的不同表面。或者，內部接點326和外部接點328可耦合到不同金屬層的表面。前面區域330(即，襯底304的正面附近)可包含絕緣或電介質材料322。絕緣或電介質材料322可包含與內部絕緣層314和/或外部絕緣層316相同的材料以使得內部導電層310和外部導電層312彼此且與襯底304絕緣。或者，絕緣或電介質材料322可包含與內部絕緣層和/或外部絕緣層316不同的材料。在襯底304的背面332上，電介質材料342填充第一背面金屬層336和第二背面金屬層338周圍的區域。電介質材料342可包含二氧化矽(SiO2)、氮氧化矽(SiON)、氮化矽(Si3N4),其一組合，或其類似者。內部通孔306的內部導電層310 f禹合到第一背面金屬層336的接點或表面。同樣，外部通孔308的外部導電層312耦合到第一背面金屬層336的不同接點或表面。因此，雖然內部導電層310和外部導電層312可稱合到同一第一背面金屬層336的接點,但兩個導電層耦合到不同表面或接點。或者，內部導電層310可耦合到與外部導電層312不同的背面金屬層的接點或表面。在圖3的實施例中，背面通孔340將第一背面金屬層336耦合到第二背面金屬層338。參看圖3和4中所描繪的實施例，內部導電層310形成內部信號路徑且外部導電層312形成外部信號路徑。第一信號可在第一方向318上通過內部導電層310,且第二信號可在第二方向320上通過外部導電層312。為了減小或消除襯底304中的互感，第一信號可與第二信號相同，但第一方向318與第二方向320相反。因此，所述兩個信號包含差分對。或者，互補對的第一信號通過內部導電層310且互補對的第二信號通過外部導電層312。第一信號與第二信號可包含相反極性。通過使同一信號通過不同導電層，實質上無淨電流通過內部通孔306和外部通孔308。此情形還可減小襯底304中的電磁噪聲、鄰近通孔之間的互感，和每一通孔的總電感。在一替代實施例中，第一信號和第二信號可在同一方向上通過內部導電層310和外部導電層312且因此兩個信號包含共同對。與此特定布置相關聯的另一優點為非常接近地放置多個通孔的能力。在圖4的實施例中，展示第一雙通孔結構402，其中信號在第一方向318上(S卩，向襯底304中)通過內部導電層310。信號在第二方向320上(即，從襯底304向外)通過外部導電層312。如參看圖3所描述，由於信號的差分對在相反方向上通過兩個導電層，因此互感得以減小。舉例來說，在包括第一雙通孔結構402和第二雙通孔結構404的雙通孔結構的系統中可發現類似優點。第二雙通孔結構404包括差分信號在第二方向320上通過的內部導電層310和所述信號在第一方向318上通過的外部導電層312。如圖3到4中所展示，差分信號在第二方向320上通過第一雙通孔結構402的外部導電層312，而差分信號在第一方向318上通過第二雙通孔結構404的外部導電層312。由於差分信號包含相反極性，因此兩個雙通孔結構402與404之間的互感得以減小或消除。另外，通過第一雙通孔結構402的內部和外部導電層的差分信號的量值、頻率、方向或相位可與通過第二雙通孔結構404的導電層的信號不同。或者，兩個信號可包含實質上相同的量值、頻率、方向或相位。
在一非限制性的示範性實施例中，第一雙通孔結構402可與第二雙通孔結構404間隔約3μπι到20μπι。兩個內部通孔306中的內部導電層310可具有約I μ m到10 μ m的直徑或厚度且外部導電層312可具有為I μ m到5 μ m的厚度。因此，雙通孔結構可佔用襯底中的較少空間，且通過使信號的差分對在相反方向上通過相鄰雙通孔結構的外部導電層，使得相鄰雙通孔結構之間的互感影響變小。在另一實施例中，外部導電層312可耦合到接地以減小或消除電場和磁場從而防止其形成於襯底304中。外部導電層312可充當安置於襯底304中的屏蔽層以使得電場被限制於或被阻擋於外部導電層312與內部導電層310之間。在此實施例中，外部絕緣層316分離外部導電層312( S卩，屏蔽層)與襯底304。因此，內部導電層310形成通孔306。外部導電層312可以熟練的技術人員已知的任何方式耦合到接地。舉例來說，在圖3中，外部導電層312可耦合到前面金屬層，所述前面金屬層又耦合到接地。在此特定實施例中，內部導電層310也耦合到前面金屬層，所述前面金屬層不耦合到接地。本實施例中的耦合到接地的外部導電層312還可防止產生於通孔內的電場影響(例如)電封裝的周圍組件，且減小磁場的作用。另一優點為電子襯底中的渦電流損耗的實質或完全減小。此實施例中的通孔還可有利地減小襯底內的電磁噪聲。通過將外部導電層312耦合到接地所致的非想要的副作用的這些減小或消除可允許將通孔更緊密地放置在一起且將其它組件放置於更接近於通孔處。在襯底中形成經屏蔽的通孔結構(例如，圖I中所說明的結構)的一個示範性方法可包括a)在襯底中形成開口 ；b)在襯底中的所述開口內沉積屏蔽層以使所述屏蔽層與襯底接觸；c)在襯底中的開口內沉積絕緣層以使得屏蔽層分離襯底與絕緣層；以及d)在襯底中的開口中沉積導電層以使得絕緣層分離屏蔽層與導電層。舉例來說，製造集成電路的常規工藝可包括前段(FEOL)工藝，在所述前段(FEOL)工藝中將個別裝置(即，電晶體、電阻器，等等)圖案化於晶片或裸片中。此工藝可包括矽化(salicidation)工藝和製備多個材料層(例如，導電層)以形成襯底的工藝。所述製造工藝可進一步包括將層間電介質(ILD)層沉積於襯底上。可通過在襯底中形成開口或貫穿孔(through hole)而在襯底中製備通孔。所述開口或貫穿孔可通過衝壓、鑽孔或雷射而形成。另一常規方法包括將掩模施加到襯底的表面且利用蝕刻工藝在襯底中形成開口或貫穿孔。形成開口或貫穿孔的所述方法可視開口或孔的大小和位置連同例如接近度和便利等其它考慮因素而定。在圖5到11中所展示的示範性實施例中，展示製備經屏蔽的通孔結構的方法。在圖5中，提供電子結構502。電子結構502包括襯底504，多個開口 510形成於襯底504中。在襯底504的正面或頂面512附近為電介質材料506的層和自對準矽化物膜508。在圖6中，屏蔽層602沿襯底504的正面或頂面512和多個開口 510的內壁沉積。舉例來說，沉積屏蔽層602的工藝可包括鍍敷或其它合適的工藝。屏蔽層602與自對準矽化物膜508接觸。因為自對準矽化物膜508將耦合到接地(未圖示)，所以使屏蔽層602與自對準矽化物膜508接觸藉此將使屏蔽層602耦合到接地。再者，在各種實施例中，襯底可耦合到接地。因此，在那些實施例中，自對準矽化物膜508和屏蔽層602可提供到接地的低電阻路徑。在圖7中，沉積絕緣或電介質層702以使得屏蔽層602安置於襯底504與絕緣或電介質層702之間。可在襯底504的正面或頂面512上(例如，在圖7中的屏蔽層602的頂部上)且沿多個開口 510的內壁而沉積絕緣或電介質層702。在圖8中，將例如銅等導電材料802鍍敷於多個開口 510中且鍍敷於襯底504的正面或頂面512附近的電介質材 料702的若干部分上。舉例來說，所述鍍敷工藝還可為電沉積或其它已知的沉積工藝。如圖9中所展示，接著可通過化學機械拋光(CMP)工藝或其它已知工藝來蝕刻或拋光導電材料802、絕緣或電介質材料702和屏蔽層602的頂部部分以移除在製造期間所沉積的過量材料。如圖10中所展示，還可通過蝕刻或薄化工藝來移除襯底504的背面1002上的材料以移除過量材料，從而使得多個通孔1004得以形成。另外，可將例如二氧化矽(SiO2)、氮氧化矽(SiON)、氮化矽(SiN)或其它已知電介質材料等擴散勢壘電介質膜1006沉積於襯底504的背面1002上。在圖11中，展示具有多個經屏蔽的通孔1004的電子結構502。襯底504的背面1002可包括第一金屬(「背面金屬I」)1108和第二金屬(「背面金屬2」)1110。第一金屬1108可填充導電層802的底部附近的開口以與多個通孔1004耦合。背面通孔1112可形成於第一金屬1108與第二金屬1110之間。另外，電介質材料1106可填充於第一金屬1108、第二金屬1110和背面通孔1112周圍。視需要而可發生額外邏輯後段(BEOL)工藝。儘管在圖5到11中所展示的實施例中，將電子襯底502描述為具有形成於其中的多個通孔1004，但在其它實施例中，有可能具有個別地或以陣列或叢集形式形成於襯底502中的一個或一個以上通孔。在一替代實施例中，屏蔽層602可由磁性材料製成。當電流通過導電層802時，屏蔽層602的磁性材料可限制或減小通孔1004外部的磁場和電場。同樣，屏蔽層602的磁性材料可保護通孔1004的內部不受外部電磁場的影響。在電子襯底中形成雙通孔結構的示範性方法可包括a)在襯底中形成開口 ；b)在襯底中的所述開口中沉積外部絕緣層；c)在開口內沉積外部導電層以使得所述外部絕緣層分離所述外部導電層與襯底；d)在開口中沉積內部絕緣層以使得外部導電層分離外部絕緣層與所述內部絕緣層；以及e)在開口中沉積內部導電層以使得內部絕緣層分離外部導電層與所述內部導電層。舉例來說，製造集成電路的常規工藝可包括前段(FEOL)工藝，在所述前段(FEOL)工藝中將個別裝置(即，電晶體、電阻器，等等)圖案化於晶片或裸片中。此工藝可包括矽化工藝和製備材料的多個層(例如，導電層)以形成襯底的工藝。所述製造工藝可進一步包括將層間電介質(ILD)層沉積於襯底上。可通過在襯底中形成開口或貫穿孔而在襯底中製備雙通孔結構。所述開口或貫穿孔可通過衝壓、鑽孔或雷射作用而形成。另一常規方法包括將掩模施加到襯底的表面且利用蝕刻工藝以在襯底中形成開口或貫穿孔。形成開口或貫穿孔的所述方法可視開口或孔的大小和位置連同例如接入和便利等其它考慮因素而定。在圖12到20中所展示的示範性實施例中，展示在電子結構中製備雙通孔的方法。在圖12中，提供電子結構1202，所述電子結構1202包括襯底1204，其中電介質材料1206的層形成於襯底1204的正面或頂面1210附近。多個開口 1208可接著形成於襯底1204中。在圖13中，絕緣層1302沿襯底1204的正面或頂面1210和多個開口 1208的內壁沉積。被稱作外部絕緣層1302的絕緣層1302可由二氧化矽(SiO2)、氮氧化矽(SiON)、氮化矽(Si3N4)或任何其它已知的電介質材料形成。在圖14中，外部導電層1402沉積 於外部絕緣層1302的頂部上且沉積於開口 1208中。可通過鍍敷或熟練的技術人員已知的其它金屬材料沉積工藝來沉積外部導電層1402。外部絕緣層1302分離襯底1204與外部導電層1402。在圖15中，另一絕緣層1502沉積於外部導電層1402的頂部上且沉積於開口 1208中。被稱作內部絕緣層的絕緣層1502通過外部導電層1402而與外部絕緣層1302分離。內部絕緣層1502可由二氧化矽(SiO2)、氮氧化矽(SiON)、氮化矽(Si3N4)或任何其它已知的電介質材料製成。如圖16中所展示，接著以導電材料來填充開口 1208以形成內部導電層1602。在圖16的實施例中，內部導電層1602不僅填充開口 1208，且還在襯底1204的正面1210附近的內部絕緣層1502的頂部上形成一層。可通過電沉積或其它已知沉積工藝來鍍敷或沉積可由銅或其它合適的導電材料製成的內部導電層1602。如圖17中所展示，接著可通過化學機械拋光(CMP)工藝或其它已知工藝來蝕刻或拋光沉積於襯底1204和電介質材料1206上的圖16的層的頂部部分以移除製造期間所沉積的過量材料。參看圖18，可使用金屬間電介質(IMD)工藝和邏輯鑲嵌工藝或其它圖案化工藝來形成電子結構1202的前面1808。內部接點1802可形成於結構1202的前面1808附近以使得內部導電層1602耦合到內部接點1802。外部接點1804還可形成於結構1202的前面1808附近以使得外部導電層1402耦合到外部接點1804。有可能在電子結構1202的前面1808處形成多層互連結構以使得內部接點1802和外部接點1804耦合到電子結構1202的相同層或不同層的不同表面。再者，電介質或絕緣材料1806可填充電子結構1202的前面1808以使接點1802與1804進一步隔離。電介質或絕緣材料1806可包含與內部絕緣層1502和/或外部絕緣層1302相同的材料。如圖19中所展示，可通過蝕刻或薄化工藝來移除襯底1204的背面1906上的材料以移除過量材料，以使得多個內部通孔1902被多個外部通孔1904圍繞。內部通孔1902和外部通孔1904可為通孔，且在襯底由矽形成的實施例中，每一通孔可為穿矽通孔(TSV)。每一內部通孔1902和外部通孔1904形成雙通孔結構或環型通孔對。在圖20中，展示具有多個雙通孔結構的電子結構1202。襯底1204的背面1906可包括電介質勢壘膜2002、第一背面金屬層(「背面金屬I」)2004和第二背面金屬層(「背面金屬2」 ) 2006。背面通孔2008可形成於第一背面金屬層2004與第二背面金屬層2006之間。再者，電介質材料2010可填充於第一背面金屬層2004、第二背面金屬層2006和背面通孔2008周圍。視需要而可發生額外邏輯後段(BEOL)工藝。儘管在圖12到20中所展示的實施例中，將電子襯底1202描述為具有形成於其中的多個雙通孔結構，但在其它實施例中，有可能具有個別地或呈陣列或叢集形式的一個或一個以上雙通孔結構。另外，外部導電層1402可耦合到接地以形成圍繞內部導電層1602的屏蔽層。在此實施例中，將在信號通過內部導電層1602時形成的電場限制於內部導電層1602與外部導電層1402( S卩，屏蔽層)之間。因此，可顯著減小由通過雙通孔結構的信號形成的電磁場的強度。再者，可減小襯底中的渦電流損耗且可減小通孔之間的互感。在一替代實施例中，可通過使差分對的第一信號通過外部通孔1904且使互補對的第二信號通過內部通孔1902以使得第一信號與第二信號相同但包含相反極性，而減小電子結構1202中的互感。因此，通過雙通孔結構的淨電流大致為零，且因此可實質上減小或完全消除互感。還形成較少電磁噪聲。可通過調整內部導電層1602、內部絕緣層1502、外部導電層1402或和/或外部絕緣層1302的厚度而調諧雙通孔結構的阻抗。可將形成內部通孔和外部通孔的額外步驟集成到在襯底中形成矽通孔的常規工藝中。一旦在襯底中製備了經屏蔽的通孔結構或雙通孔結構，便可將襯底併入到組合件或 封裝中以供在例如手機、計算機、個人數字助理(PDA)等電子裝置中使用。舉例來說，圖21展示其中可有利地使用通孔結構的實施例的示範性無線通信系統2100。出於說明的目的，圖21展示三個遠程單元2120、2130和2150以及兩個基站2140。應認識到，典型無線通信系統可具有更多遠程單元和基站。遠程單元2120、2130和2150中的任一者可包括例如本文中所揭示的安置於襯底中的通孔結構的系統。圖21展示來自基站2140以及遠程單元2120、2130和2150的前向鏈路信號2180，和從遠程單元2120、2130和2150到基站2140的反向鏈路信號2190。在圖21中，將遠程單元2120展示為行動電話，將遠程單元2130展示為可攜式計算機，且將遠程單元2150展示為無線本地迴路系統中的固定位置遠程單元。舉例來說，所述遠程單元可為手機、手持型個人通信系統(PCS)單元、例如個人數據助理等可攜式數據單元，或例如儀表讀取設備等固定位置數據單元。儘管圖21說明可包括如本文中所揭示的通孔結構的系統的特定示範性遠程單元，但通孔結構的系統並不限於這些示範性的所說明單元。可在需要通孔結構的系統的任何電子裝置中合適地使用實施例。雖然上文已揭示了併入有本發明的原理的示範性實施例，但本發明並不限於所述所揭示的實施例。事實上，本申請案希望涵蓋使用本發明的一般原理的本發明的任何變化、使用或調適。另外，本申請案希望涵蓋在本發明所屬領域中的已知或慣例實踐的範圍內且在所附權利要求書的限制內的相對於本發明的此類脫離。
權利要求
1.一種在襯底中的通孔結構的系統，所述系統包括第一通孔結構，所述第一通孔結構包含 外部導電層，其安置於所述襯底中； 內部絕緣層，其安置於所述襯底中，所述外部導電層分離所述內部絕緣層與所述襯底；以及 內部導電層，其安置於所述襯底中，所述內部絕緣層分離所述內部導電層與所述外部導電層； 其中，第一互補對的第一信號通過所述內部導電層且所述第一互補對的第二信號通過所述外部導電層。
2.根據權利要求I所述的系統，其進一步包含安置於所述襯底中的外部絕緣層，所述外部絕緣層分離所述外部導電層與所述襯底。
3.根據權利要求I所述的系統，其進一步包含耦合到所述外部導電層的自對準矽化物膜。
4.根據權利要求3所述的系統，其中所述自對準矽化物膜包含適於耦合到金屬層的環狀結構。
5.根據權利要求I所述的系統，其中所述第一信號與第二信號包含實質上相反的極性。
6.根據權利要求I所述的系統，其進一步包含相鄰於所述第一通孔結構而安置的第二通孔結構，所述第二通孔結構包含 內部導電層和外部導電層，其兩者安置於所述襯底中，所述外部導電層圍繞所述內部導電層；以及 內部絕緣層，其安置於所述外部導電層與所述內部導電層之間； 其中，第二互補對的第一信號通過所述內部導電層且所述第二互補對的第二信號通過所述外部導電層。
7.根據權利要求6所述的系統，其中所述第一互補對的所述第二信號與所述第二互補對的所述第二信號包含實質上相反的極性。
8.根據權利要求I所述的系統，其中所述外部導電層包含鈦、氮化鈦、鉭、氮化鉭或其一組合。
9.一種在電子襯底中形成通孔結構的方法，其包含 在所述襯底中形成開口； 在所述開口中沉積外部導電層； 在所述開口中沉積內部絕緣層，所述外部導電層分離所述內部絕緣層與所述襯底； 在所述開口中沉積內部導電層，所述內部絕緣層分離所述外部導電層與所述內部導電層；以及 使所述外部導電層接觸自對準矽化物材料。
10.根據權利要求9所述的方法，其進一步包含在所述開口中沉積外部絕緣層，所述外部絕緣層分離所述外部導電層與所述襯底。
11.根據權利要求9所述的方法，其進一步包含將所述自對準矽化物材料耦合到接地。
12.根據權利要求9所述的方法，其進一步包含將所述自對準矽化物材料形成為環狀結構。
13.—種減小電子裝置中的電場或磁場的方法，其包含 在襯底中形成第一導電層； 用絕緣層來圍繞所述第一導電層； 用第二導電層來圍繞所述絕緣層；以及 使互補對的第一信號通過所述第一導電層且使所述互補對的第二信號通過所述第二導電層； 其中，所述第二導電層適於減小由通過所述第一導電層的所述第一信號產生的電場或磁場。
14.根據權利要求16所述的方法，其進一步包含將所述第二導電層耦合到第一電位。
15.根據權利要求16所述的方法，其進一步包含將所述第二導電層耦合到自對準矽化物材料。
16.根據權利要求16所述的方法，其進一步包含形成圍繞所述第二導電層的另一絕緣層。
17.一種用於減小電子裝置中的電場或磁場的通孔結構，所述通孔結構包含 第一導電裝置，用於在襯底中傳導互補對的第一信號； 第二導電裝置，用於在所述襯底中傳導所述互補對的第二信號，所述第一導電裝置圍繞所述第二導電裝置；以及 絕緣裝置，用於使所述第一導電裝置與所述第二導電裝置絕緣； 其中，所述第一信號與第二信號包含實質上相反的極性。
全文摘要
本發明揭示一種安置於襯底中的通孔結構的系統。所述系統包括第一通孔結構，所述第一通孔結構包含安置於所述襯底中的外部導電層、內部絕緣層和內部導電層。所述外部導電層分離所述內部絕緣層與所述襯底，且所述內部絕緣層分離所述內部導電層與所述外部導電層。第一互補對的第一信號通過所述內部導電層，且所述第一互補對的第二信號通過所述外部導電層。在不同實施例中，提供一種在電子襯底中形成通孔結構的方法。
文檔編號H01L23/48GK102656687SQ201080056739
公開日2012年9月5日 申請日期2010年12月14日 優先權日2009年12月14日
發明者升·H·康, 曹禺, 李霞, 趙偉, 金明初, 顧時群 申請人:高通股份有限公司