在集成電路中控制電流要求的方法和裝置的製作方法
2023-11-02 09:53:57 2
專利名稱：在集成電路中控制電流要求的方法和裝置的製作方法
技術領域：
本發明總的來說涉及集成電路，具體地說涉及控制集成電路中的電流要求。
背景技術：
微處理器、微控制器、或者其它任何類型的集成電路或者晶片的電源電壓隨著在它們的功率要求中的改變引起的下衝和過衝而惡化。當由集成電路執行的不同的指令流具有不同的功率要求時，功率要求可能發生變化，並且在一些情況下，這種變化是急劇的，例如在集成電路從睡眠狀態中激活過來或者進入睡眠狀態時。這導致了一個問題如果電源電壓的變化超出了可接受的限制範圍，集成電路將發生故障。
在電流急劇變化期間的大的電壓變化主要由封裝(package)、壓焊線、片上互連中的寄生電感產生。因此，電源電壓的過衝或者下衝量直接正比於dI/dtL./C,]]>其中L是封裝和片上互連的電感，C是集成電路(或者片上)解偶電容。
解決這種問題的一種方案是增加集成電路解偶電容，使得電壓過衝或下衝量被降低。然而，較大集成電路解偶電容作為一種方案的可行性是有限的，因為在集成電路內要求大的面積來放置這些解偶電容。同樣，解偶電容的任何增加量的效果被降低，因為電源電壓的過衝和下衝的量正比於解偶電容的增加量的平方根。而且，隨著微處理器、微控制器或者其它集成電路變得更快和電流消耗的增加，電源電壓過衝和下衝的問題更加變得惡化。因此，存在一種需要監視和控制電源電壓過衝和下衝，以維持在可接受的限制範圍內。
以示例的方式(但不限於附圖的例子)說明了本發明，其中，相同的參考標記代表相似的部件，其中圖1以部分方框圖形式和部分原理形式說明根據本發明的一個實施例的系統；圖2說明對應功率管理暫態的電流和電壓波形；圖3說明對應內部流(in-stream)電源暫態的電流和電壓波形；圖4說明對應周期的電源暫態的電流和電壓波形；圖5-7說明根據本發明的實施例的電流和電壓波形；和圖8以方框圖形式說明根據本發明的一個實施例的、圖1的功率消耗電路的一部分。
本領域的普通技術人員將理解，附圖中的元件被說明來達到簡單和清楚的目的，並且沒有必要按比例繪製。例如，在附圖中的一些元件的尺寸可以被相對其它元件放大，以幫助提高對本發明實施例的理解。
具體實施例方式正如在此的使用，術語「總線」被用來指多個信號或者多根導線，它們可被用來傳輸一種或多種類型的信息，諸如數據、地址、控制或者狀態。當指的是使信號、狀態比特、或者類似的裝置分別進入它的邏輯真或者邏輯假裝態時，使用術語「維持(assert)」和「取消」(或者「解維持」)。如果邏輯真狀態是邏輯電平1，則邏輯假狀態是邏輯電平0。如果邏輯真狀態是邏輯電平0，則邏輯假狀態是邏輯電平1。
本發明的實施例總的來說涉及監視和控制功耗電路(諸如集成電路)的功耗(即，電流要求)，以防止破壞電源電壓下衝、過衝、和振蕩。例如，本發明的一個方面涉及一種方法，用於控制集成電路中的電流要求，集成電路具有功耗電路。該方法包括檢測在電源電壓中是否出現或者預期到預期確定的過衝和預確定的下衝中的至少之一，且如果在電源電壓中檢測到一個預確定的過衝或者預確定的下衝，控制由功耗電路消耗的電流以確保電源電壓將維持在預確定的電源電壓電平的預確定邊界內。
本發明的另一個方面涉及到一種集成電路，其包括一電容解偶部件，用於當電源電壓電平降低時提供電流，也用於當電源電壓電平增加時消耗電流。集成電路也包括用於消耗功率的功耗電路，和用於控制由功耗電路消耗的至少一個部分消耗的電流的功耗控制電路，其中功耗電路被耦合到功耗電路。
本發明的另一個方面涉及到一種集成電路，包括用於消耗功率的功耗電路，和用於控制由功耗電路的至少一部分消耗的電流的、耦合到功耗電路的功耗控制電路。功耗控制電路包括用於將電源電壓與預定電壓比較的監視電路。集成電路也包括耦合到功耗控制電路的時鐘調整電路，時鐘調整電路調整被提供給功耗電路的一部分的時鐘信號。
圖1說明根據本發明的一個實施例的系統10。圖1是系統10的簡化的、近似的電路模型。在一個實施例中，系統10是電源VLSI系統。因此，系統10可包括不同於圖1中示出的那些部件的其它的或者不同的固有的或者寄生部件。系統10包括耦合到板級電路4的電源12，板級電路4耦合到封裝6，封裝6耦合到集成電路8。板級電路4包括耦合到板解偶部件16的板電源互連12。封裝6包括封裝互連14，集成電路8包括耦合到集成電路電容解耦部件18的集成電路電源互連22和功耗電路20。集成電路解偶部件18和功耗電路20也被耦合到電源12和板解偶部件16。
系統10說明電流從電源12流到功耗電路20。電源12想要提供恆定的電壓。例如，電源12可以是電源調節器、電池等。同樣，應注意到，電源12可以被包括作為諸如板級電路4的電路板的一部分，或者可以是如圖1所示的外部電源(例如，在汽車的應用中)。電流從電源12流經板級電路4。板級電路4包括表示電路板電源通路的固有的、寄生電感的板級電源互連12。同樣，板級電路4可包括板解偶部件16，在一個實施例中(如圖1所示)，板解偶部件16是離散電容部件。該離散電容部件包括固有的電阻和電感，如圖1的板解偶部件16所示。然後，電流從板級電路4流經包括在封裝6中的封裝引線。這些封裝引線也包括如封裝互連電感14示出的固有的、寄生電感。然後，電流在到達在功耗電路20內的設備之前，流經集成電路電源互連22。集成電路電源互連22由在系統10中的電阻和電感模擬(model)。
在流經集成電路互連22之後，電流到達在圖10中表示為可變電阻(即可變負載)的功耗電路20。例如，功耗電路20可包括工作電路，諸如微處理器核的邏輯門。然而，在可替換的實施例中，功耗電路20可包括參與集成電路8的操作並且要求電流的任何電路。即，功耗電路20通常不是僅僅提供和接收電流，而是還執行一些其它的功能。
與集成電流20並行的是集成電路電容解偶部件18。這些解偶部件18可以各種不同的方式形成。例如，在一個實施例中，它們可以是諸如電容的無源元件，或者在另一個實施例中，可以是有源元件，諸如配置作為電容元件的MOS電晶體。當電源電壓電平降低時集成電路電容解偶部件18提供可觀的電流給功耗電路20，同樣，當電源電壓電平增加時則消耗電流。因此，集成電路電容解偶部件18的功能是響應來自電源12的電源電壓，提供或者消耗電流。(還要注意，除了提供或者消耗電流之外，集成電路電容解偶部件18在系統10中通常不執行其它的功能。)可以理解，圖1的系統10隻是固有寄生的或者實際的包括的部件的近似。因此，本領域普通技術人員可以理解，可以用各種不同的方式來表示耦合到電路板的封裝集成電路。例如，系統10可以利用更加複雜的或者更加簡單的表示。
如果板級解偶部件16提供足夠的電容，板級解偶部件16將封裝6和板級功率互連11引起的電感屏蔽開來，使得在節點24處出現標稱恆定電壓。然而，即使可以用足夠大的板級解偶部件16來屏蔽板級電路4的電感，在節點24之後，由封裝互連14引入了寄生電感。因此，電源電壓過衝和下衝直接正比於dI/dtL./C,]]>其中L是封裝6(即，封裝互連14)的和集成電路功率互連22的電感，C是集成電路電容解偶部件18提供的電容，dI/dt指的是功耗電路20要求的電流的變化率。
因此，如上所述，為了降低電源電壓過衝和下衝的幅度，可以降低封裝電感(L)，或者可以增加集成電路解偶電容(C)。然而，如上所述，增加C的值和降低L的值是有限制的。例如，如上所述，為了增加C，在集成電路8內要求更多的區域。同樣，隨著技術的發展以及製造出更加複雜的集成電路，封裝的寄生電感不太可能降低。例如，由於封裝互連14的以及集成電路功率互連22的寄生電感與集成電路和封裝的物理尺寸相關，存在將L降低到某一電平下的限制。而且，由於L/C是在平方根號之內，增加C或者降低L的效率被減少了(例如，通過增加C和/或降低L得到的降低9變成實際僅僅降低3)。因此，本發明的實施例一些方案，集中於降低dI/dt以降低電源電壓過衝或下衝的量。例如，為了降低dI/dt，可以降低dI，或者可以增加dt，或者進行這兩種操作的組合，以幫助控制電源電壓過衝和下衝。因此，如下面的介紹，一種監視電源電壓並且控制功耗電路20的電流要求的方法可以有效地降低dI/dt。(同樣要注意，本發明的實施例在時鐘被調整時也可以增加有效的解偶電容(C)以降低電流要求。)圖2-4說明各種電流(I)和電壓(Vdd)波形，其中，I指的是功耗電路消耗的電流，Vdd是電源電壓，如從功耗電路20的設備看到的一樣。注意，電壓波形實時地對應電流波形，並且說明隨著功耗電路20的電流消耗的變化Vdd對電流的響應。圖2-4的波形有助於說明導致電源電壓過衝和下衝的示例的電流變化。
圖2說明對應功率管理暫態的電流和電壓波形。例如，圖2的波形對應從低功率狀態過渡到滿功率工作的功耗電路20。(注意，儘管圖2中沒有示出，當從滿功率工作過渡到低功率狀態時，也發生功率管理暫態。)因此，在功率管理狀態期間，功耗電路20以低功率狀態工作，且電源電壓(Vdd)處於低功率標稱電平。功率管理狀態可指功耗電路20處於斷路狀態、低功率狀態(諸如處於睡眠或者小睡眠式)等等。當上電、復位、從睡眠模式醒來或者類似情形時，在暫態時間到滿功率工作期間，電流斜線地上升(ramp up)，滿功率工作影響Vdd電壓電平(至少部分因為在低功率狀態和滿功率操作之間存在的大的dI)。
例如，當在功率管理狀態期間電流電平位於低功率狀態電平時，Vdd位於它的低功率標稱Vdd電平。在電流從低功率狀態到滿功率工作過渡時的暫態期間(例如當復位或者上電時)，Vdd下衝到低於低功率標稱Vdd電平。然後，在穩定於滿功率標稱Vdd電平(對應滿功率工作)之前，Vdd繼續振蕩(下衝或者過衝)。在從滿功率工作到低功率狀態過渡中發生相同的情形(未示出)，其中Vdd首先過衝滿功率標稱Vdd，然後，再穩定於低功率標稱Vdd之前，繼續振蕩或者振鈴。
電源電壓過衝和下衝都能毀壞功耗電路20。例如，下衝可以不利地影響速度路徑，其導致性能損失。下衝也還可以防止功耗電路20保持狀態，因此毀壞功耗電路20。同樣，過衝可以促使一些路徑執行得更快，這可以妨礙為功耗電路20定義的保持時間，或者可以引入諸如降低電晶體的薄氧化物的可靠性問題。因此，必須對下衝和過衝的任何電平進行控制，以防止破壞功耗電路20，並且確保功耗電路20適當工作。
圖3說明了對應內部流功率暫態的電流和電壓波形。例如，當執行要求消耗更低的功率量的資源的指令時，功耗電路20處於部分功率工作。然而，在指令流內，功耗電路20可以執行這樣的大功率指令這些指令要求消耗較大的功率量的資源。在這些大功率指令期間，功耗電路20以大或滿功率工作。在部分功率工作和滿功率工作之間的電流暫態小於圖2的在低功率狀態和滿功率工作之間的電流暫態(因此，導致較低的dI)；然而，在低功率指令流和大功率指令流之間的暫態時間更快意味著dt更小。因此，由於Vdd正比於電流相對時間的變化率(dI/dt)，短的暫態時間對應更小的dt值，其很可能促使Vdd在穩定於或者高於滿功率標稱Vdd之前以它的部分功率標稱VDD電平振蕩(即，振鈴)。同樣，這種振鈴帶來了電源電壓下衝和過衝，這可破壞功耗電路20。
圖4說明對應周期功率暫態的電流和電壓波形。例如，功耗電量路20可以重複地執行可包括大功率指令和第功率指令的一系列指令。這些指令可導致在以滿功率工作的大功率指令和以部分功率工作的低功率指令之間的反覆的周期圖形的交替變化，從而導致周期的電流消耗波形，如圖4所示。這種周期的圖形可以與系統10的電源網絡的諧振頻率耦合(match up)，促使Vdd在每一個循環周期以不斷增加的速率的過衝和下衝。這將導致在功耗電路20內出現巨大的電壓過衝和下衝，如圖4所示。(注意，系統10的電源網絡指的是由電源12、板級電源互連、板解偶部件16、封裝互連14、集成電路電容解偶部件18、和集成電路功率互連22形成的電網。在替換實施例中，除了上面列出的部件之外，電源網絡可包括更多的或者更少的部件。)在圖2-4中說明的每一個問題可導致破壞功耗電路20的效率，因此需要解決這些問題中的每一個。而且，在功耗電路20內，很多帶來問題的暫態是不可預測的發生，因此，無法預先防止。例如，圖3和4的情形可以由在可以沒有通知就出現的指令流內的特定的一系列指令引起。同樣，由於各種不同的指令流可以引起這些問題，可以想得到，人們可以有意地設計此類指令流，從而產生破壞的計算機病毒。而且，不要求特定的指令來生成破壞的指令流意味著有大量的不同設計選擇來產生可以功率任何類型的功耗電路20的病毒。因此，微處理器、微控制器或者不負責或者控制這種電源電壓過衝和下衝的(可預測的和不可預測)其它的集成電路容易受到這些危險的計算機病毒的攻擊。
例如，這些病毒(即，危險的代碼部分)可被發送到個人計算機(PC)處理器，在這裡，它們可以反覆地嘗試並且最終成功地促使電流以PC處理器的諧振頻率振蕩，因此導致破壞PC處理器的災難性的過衝或者下衝。另外，這些病毒還被寫成產生快速的或者大的功率過渡，導致電源電壓的危險的過衝和下衝，不可避免地破壞PC處理器。因此，一個人可以將計算機病毒全球地發布到與互連網連接的任何計算機，帶來不可挽回的破壞。而且，由此類電源電壓過衝和下衝引起的問題的嚴重程度隨著時鐘速度的變快而增加。(例如，隨著時鐘速度的增加，通常，由於使用更多的解偶設備，諧振頻率降低。這使得在指令流內的功率過渡容易受到過衝、下衝和諧振頻率振蕩影響。)為了解決圖2引入的問題，由功耗電路20消耗的功耗可以被間斷地中斷，以通過增加dt來減少dI/dt。可以通過如下方式來中斷功耗停止全局的或者局部的時鐘，中止在功耗電路20內的處理器流水線，中斷發出新的指令，或者關閉部分的功耗電路20。因此，可以使用任何減少功耗的措施來中斷功耗和控制功耗電路20的電流要求。
圖5說明從低功率狀態到滿功率工作的、包括功耗中斷的過渡。電流的變化導致Vdd的變化。電流波形30和電壓波形34對應圖2的功率管理暫態。利用本發明中斷功耗電路20的功耗的實施例，得到的電流波形是波形32，相應的電壓波形是38。注意，電壓波形38不再包括與電壓波形34一樣的下衝和過衝量。即，電壓波形38導致受到控制的振鈴維持在預確定的容許偏差之內，如功耗電路20所允許的一樣。
圖5也說明了對於Vdd的上限減少閾值和下限減少閾值。因此，當Vdd降低到下限減少閾值之下時(響應於I的增加)，當電壓波形38從低功率標稱Vdd下降到下限減少閾值時(在點36)，功耗被中斷(因此減少電流要求)，如圖5所示。如波形32的平滑部分(部分31)所示，功耗維持中斷，直到電壓波形增加並且到達上限減少閾值(在點37)。當到達上限減少閾值時，消耗標稱的功耗，且繼續從在功耗被中斷之前所離開的相同功率水平開始到滿功率工作的過渡，如波形32的斜坡部分(緊跟在部分31之後)所示。Vdd再一次降低，直到到達下限減少閾值(在點39)，在此點，功耗被再一次中斷(部分33)。最終，Vdd不再降低，並且超過閾值，且電壓波形最終在滿功率標稱Vdd電平附近穩定。因此，功耗的終端在每一次中斷期間改變了過渡，現在，總的dt 43大於沒有中斷時的dt，因此得到了減少的dI/dt和受到控制的電源電壓下衝。
圖6說明了功耗電路20從滿功率工作向下過渡到低功率狀態。注意，波形僅僅是與圖5的波形倒轉。電流波形69和電壓波形65對應上面介紹的功率管理暫態問題(注意，這些波形69和65是圖2的電流和電壓波形的倒轉)。利用本發明的實施例，間斷地增加功耗電路20的功耗，得到的電流波形是波形79，相應的電壓波形是67。因此，為了減少dI/dt，可以間斷地增加功耗，如下面的詳述。可以通過開啟在功耗電路20內的空閒塊(即上電)、發出大功率指令、開啟功耗負載等來增加功耗電路20的功耗(即，電流要求)。因此，通過增加dt增加了dI/dt，有助於控制電壓振鈴。
圖6還說明對於Vdd的上限增加閾值和下限增加閾值。因此，當Vdd上升超過上限增加閾值時(響應I的降低)，當電壓波形67從大功率標稱Vdd上升到上限增加閾值(在點57)時，功耗增加(從而增加電流要求)，如圖6所示。如波形79的升高部分(部分51)所示，功率保持增加，直到電壓波形67降低並且到達下限增加閾值(在點59)。當到達下限增加閾值時，消耗標稱功耗，且從在如果沒有間斷增加的話的繼續的功耗點開始繼續到下限功率狀態的過渡，如波形79的降低部分(緊跟在不分51之後)所示。Vdd再一次增加，直到到達上限增加閾值(點61)，在此點，功耗再一次增加(部分53)。最終，Vdd不再增加並且超過上限增加閾值，且電壓波形67最終在低功率標稱Vdd電平附近穩定。因此，在功率的增加中的間隔增加了總的過渡時間，使得總的dt 83大於在功率中沒有間斷時的dt 81，因此得到增加的dI/dt和受到控制的電壓電源過衝。
同樣，為了解決圖3中示出的問題，根據電流分別從部分功率工作過渡到滿功率工作或者從滿功率工作過渡到部分功率工作，功耗可以被間斷地中斷或者間斷地增加，如參考圖5和6做的介紹。通過間斷地中斷或者增加功耗，分別增加在低功率指令流和大功率指令流或者大功率指令流和低功率指令流之間的過渡時間(即，dt)，從而降低總的dI/dt。如圖5和6所示，這控制了在功率電平之間的快速電流過渡帶來的Vdd的振鈴影響。
圖7說明功耗電路的間斷的中斷以解決圖4中示出的問題。為了防止由大功率和低功率指令的周期重複引起的巨大的電壓過衝或下衝與系統10的電源網絡的諧振頻率耦合，功耗電路可被中斷(例如，部分48和52)，使周期圖形的相位發生變化，使得不與功耗電路20的諧振頻率耦合。而且，可以間斷地增加功耗(部分50和54)，結合間斷的中斷(部分48和52)，控制任何的Vdd振鈴。每一次Vdd到達相應的閾值時，功率要麼被減少、增加，或者被返回到標稱功耗。隨著電流從部分功率工作到滿功率工作過渡(即，從執行低功率指令過渡到執行大功率指令)，Vdd降低，直到到達下限減少閾值(在點71)，在此點，功耗被中斷(例如，部分48)。然後，Vdd增加，直到到達上限減少閾值(在點73)，在此點，功耗電路20消耗標稱功耗。隨著電流繼續過渡到滿功率工作，Vdd繼續正常地響應功耗電路20消耗的電流，直到到達上限增加閾值或者下限減少閾值中的一個。
在圖7的實施例中，由導致電流要求變化的Vdd到達的下一個閾值是上限增加閾值(在點75)，在此點，功耗被增加(部分50)。當Vdd到達標稱Vdd響應恢復的下限增加閾值(在點77)時，中止功率的增加。注意，在功耗被中斷的部分(例如，部分48和52)期間，得到的波形42被改變了與中斷的持續時間相等的時間量，因此連續地相移波形42。功耗被增加的周期(例如，部分50和54)不會導致進一步的相移波形；然而，它們有助於控制電壓振鈴影響，如波形46所示。因此，功率中斷部分48和52以及功率增加部分50和54的組合有助於確保電流波形對於延長的時間周期永遠不耦合諧振頻率，並且有助於通過確保電平在可接受的水平之內來控制Vdd的振鈴影響。注意，儘管在每一個部分功率/滿功率過渡期間，圖7僅僅說另了一個中斷或者增加，可以設計電壓閾值以產生功耗中的任何數目的中斷或者增加。
圖8以方框圖形式說明了功耗電路20的一部分，功耗電路20包括功耗控制電路62，功耗控制電路包括監視電路60、功耗減少控制電路64、功耗增加控制電路66。功耗控制電路62接收上限減少閾值、下限減少閾值、上限增加閾值、和下限增加閾值以根據需要中斷或者增加功耗(如參考圖5-7進行的介紹)。因此，在監視電路60內的比較器68、70、72、和74每一個都接收Vdd和閾值，並且提供控制信號給功耗減少控制電路64或者功耗增加控制電路66。例如，比較器68和70中的每一個提供控制信號給減少控制電路64，而比較器72和74中的每一個提供控制信號給增加控制電路66。因此，當到達相應的閾值時，這些信號被維持。
減少控制電路64提供控制信號84給時鐘調整電路78。響應於到減少控制電路64的輸入，控制信號84被維持。例如，當到達下限減少閾值時，可以維持控制信號84。時鐘調整電路78還接收CLK(時鐘信號)和輸出ADJUSTED CLK(調整的時鐘信號)。例如，在一個實施例中，時鐘調整電路78可以是時鐘脈衝門電路，其中，ADJUSTED CLK是選通時鐘信號。CLK可以是在功耗電路20內的任何時鐘信號。例如，它可以是全局時鐘或者局部時鐘。同樣，時鐘調整電路78可以在功耗電路20內調整任何時鐘信號。例如，時鐘調整電路78使能在功耗電路20內的現有的功率管理電路以調整時鐘。另外，可以用諸如流水線停止電路(pipe stalling circuitry)的其它功率中斷電路來代替時鐘調整電路78，流水線停止電路促使在功耗電路內的流水線停止，而不是中斷任何時鐘信號。而且，除了流水線，可使用延遲或者停止其它任何可用結構類型的電路的其它功率中斷電路。在可替換實施例中，可以使用任何其它的電路來代替時鐘調整電路78，其中斷功耗電路20的功耗(即，電流要求)。
增加控制電路66提供控制信號82給功率消耗電路80。功率消耗電路80連接在Vdd和地之間，並且被用電阻來作為模型。響應到增加控制電路66的輸入(例如，當到達上限增加閾值時)，控制信號82被維持。當控制信號82被維持時，功率消耗電路80被使能，這增加了功耗電路20的功耗(即，電路要求)。功率消耗電路80可以是功耗電路20的現有部分，其也可以被用來根據需要消耗功率。例如，功率消耗電路80可以包括空閒電路塊，其被上電以增加功耗。在可替換實施例中，功率消耗電路80可以是在功耗電路20上可用的電路，其正是被用來增加功耗。
參見圖5-7可以更好地理解圖8。例如，如圖5-7所示，當Vdd到達下限減少閾值時，比較器70維持它的對減少控制電路64的控制信號，減少控制電路響應從比較器70接收到維持的控制信號而維持控制信號84。然後，時鐘調整電路78使能功耗中斷，直到比較器68檢測到已經到達上限減少閾值，在此點，控制信號84被解維持，並且恢復標稱功耗。同樣，如圖5-7所示，當Vdd到達上限增加閾值時，比較器72維持它的對增加控制電路66的控制信號，增加控制電路進行響應以維持控制信號82。然後，功率消耗電路80使能功耗增加，直到比較器74檢測到已經到達下限增加閾值，在此點，控制信號82被解維持，並且恢復標稱功耗。
雖然示出了利用兩組上限和下限閾值的4點控制系統，可以使用基於一般的控制理論的替換方法。例如，可以設計功耗控制電路62以不僅監視絕對電壓電平，而且監視電壓變化率。另外，替換的控制系統可遞增地改變諸如功率消耗電路80的任何功率消耗電路消耗的功耗，同樣遞增地減少諸如功耗電路20的功耗電路消耗的功耗。因此，可使用更智能的控制系統來實現更多的控制。另外，通過組合一些閾值電壓和使用單一值，可以簡化圖8的電流控制。例如，除了利用獨立的上限減少閾值和下限減少閾值，可以將它們組合成單一的減少閾值。同樣，也可以組合上限增加閾值和下限增加閾值成單一的增加閾值。因此，圖8的方框圖僅僅是一個示例的一個實施例，但是根據所希望的控制量，可以更加簡化或者更加複雜。同樣，在替換實施例中，在功耗電路20內使用的閾值可以是用戶可編程的而不是固定的。這給用戶帶來了更大的靈活性。
在前述的說明中，已經參考特定的實施例介紹了本發明。然而，本領域普通技術人員將認識到，在不背離權利要求書闡述的本發明的範圍的條件下，可以進行各種修改和變化。例如，儘管一般地參考微處理器來介紹了本發明的實施例，可以使用功耗控制電路來控制任何集成電路的電流要求，而不僅限於微處理器。同樣，雖然圖8中說明功耗控制電路62直接檢測電源電壓，可以使用其它的確定電源電壓(Vdd)的措施，諸如通過敏感電源電流、功率、信號延遲、和信號頻率中的至少之一。因此，說明書和圖被認為是示例性的而不是限制性的，並且希望所有此類修改包括在本發明的範圍之內。
雖然已經參考特定的導電類型或者電位極性介紹了本發明，本領域普通技術人員將理解，可以使導電類型和電位極性反向。
針對上述特定實施例描述了利益、其它優點以及問題解決方法。然而，利益，優點，問題解決方法以及任何可能引起任何利益、優點或解決方法出現或使其更加顯著的因素都不構成任意或所有權利要求的重要的、所需的或必需的特徵或因素。如在此使用的，術語「包含(comprises、comprising)」或其它任何變化意旨涵蓋非排他性的包含，例如一個包括一系列組件的程序，方法，物品或裝置不僅包括上述組件，還可能包括沒有明示列出或上述程序，方法，物品或裝置固有的其它組件。
權利要求
1.一種用於控制集成電路內的電流要求的方法，所述集成電路具有功耗電路，該方法包括步驟檢測在電源電壓中是否出現或者預期到預確定的過衝和預確定的下衝中的至少之一；和如果在電源電壓中檢測到一個預確定的過衝或者預確定的下衝，控制所述功耗電路消耗的電流以確保所述電源電壓維持在預確定的電源電壓電平的預確定邊界內。
2.如權利要求1的所述方法，其中，所述檢測步驟包括步驟將所述電源電壓與參考電壓進行比較，其中，所述比較步驟包括如下步驟將所述電源電壓與第一參考電壓比較；和如果所述電源電壓低於第一參考電壓，檢測已經出現預確定的下衝；將所述電源電壓與第二參考電壓比較；和如果所述電源電壓高於第二參考電壓，檢測已經出現預確定的過衝。
3.如權利要求1的所述方法，其中，所述控制步驟不要求使用解偶電容。
4.如權利要求1的所述方法，其中，所述控制步驟進一步包括步驟選擇地對在功耗電路中的電流進行相移。
5.如權利要求1的所述方法，其中，所述控制步驟進一步包括步驟執行停止和啟動被提供給所述功耗電路的至少一部分的時鐘中之
6.一種集成電路，其包括電容解偶部件(18)，用於當電源電壓降低時提供電流，並且用於當電源電壓增加時消耗電流；功耗電路(20)，用於消耗功率；和功耗控制電路(62)，用於控制由功耗電路的至少一部分消耗的電流，所述功耗控制電路連接到所述功耗電路。
7.如權利要求6的所述集成電路，其中所述功耗控制電路包括功耗減少控制電路(64)，用於減少由功耗電路的至少一部分消耗的電流；功耗增加控制電路(82)，用於增加由功耗電路的至少一部分消耗的電流；和監視電路(60)，用於將電源電壓與預確定的電壓進行比較，所述監視電路連接到所述功耗減少控制電路以及所述功耗增加控制電路。
8.如權利要求7的所述集成電路，其進一步包括功率消耗電路(80)，其被連接以從所述功耗增加控制電路接收至少一個控制信號，所述功率消耗電路選擇地消耗功率。
9.如權利要求6的所述集成電路，其進一步包括時鐘調整電路，其被連接以從所述功耗增加控制電路接收至少一個控制信號，所述時鐘調整電路調整被提供給所述功耗電路的至少一部分的時鐘信號，其中，所述時鐘調整電路選擇地中斷被提供給所述功耗電路的至少一部分的時鐘信號。
10.一種集成電路，其包括用於消耗功率的功耗電路(20)；功耗控制電路(62)，用於控制由所述功耗電路的至少一部分消耗的電流，所述功耗控制電路耦合到所述功耗電路，其中，所述功耗控制電路包括用於將電源電壓與預定電壓進行比較的監視電路和時鐘調整電路(78)，其被耦合到所述功耗控制電路，所述時鐘調整電路調整被提供給所述功耗電路的至少一部分的時鐘信號。
全文摘要
本發明總的來說涉及控制集成電路中的電流要求的方法和裝置。一個實施例涉及包一種方法，其包括檢測是否出現或者預期到電源電壓過衝或下衝，且如果檢測到過衝或下衝，控制功耗電路消耗的電流以確保電源電壓維持在可接受的電平。其它的實施例涉及到一種集成電路，其包括電容解偶部件(18)、功耗電路(20)、和用於控制由功耗電路的至少一部分消耗的電流的功耗控制電路(62)。因此，本發明的實施例涉及到監視功耗電路(例如，集成電路)的功耗(即電流要求)，以防止毀壞電源電壓下衝、過衝和振蕩。
文檔編號G06F1/30GK1509431SQ02809963
公開日2004年6月30日 申請日期2002年4月5日 優先權日2001年5月15日
發明者戴維·T·布洛烏, 拉金德蘭·V·潘達, 拉雅·喬杜裡, 弗拉基米爾·P·佐洛託夫, 拉萬德拉拉吉·拉馬拉朱, 喬杜裡, 蘭 V 潘達, 戴維 T 布洛烏, 拉拉吉 拉馬拉朱, 米爾 P 佐洛託夫 申請人:摩託羅拉公司