鍾控反相器、「與非」門、「或非」門和移位寄存器的製作方法

2023-10-08 07:20:39

專利名稱：鍾控反相器、「與非」門、「或非」門和移位寄存器的製作方法
技術領域：
本發明涉及鍾控反相器以及將鍾控反相器作為單元電路包括的移位寄存器。此外，本發明涉及例如「與非」門和「或非」門的電子電路。
背景技術：
近年來，諸如液晶顯示器件和光發射器件之類的顯示器件已取得很大發展，這是因為移動式裝置的需求增長。一種利用在絕緣體上由多晶矽半導體形成的電晶體來集成像素和驅動電路(下面稱為內部電路)的技術已經取得很大發展，因為這種技術有助於使設備小型化，降低功耗。在絕緣體上形成的內部電路與控制器IC(集成電路)等(下面稱為外部電路)通過FPC等相連，以便加以控制。
一般而言，內部電路的電源電壓大致為10伏特，而構成外部電路的IC準備幅度大致為3伏的信號，因為IC可藉助低於內部電路的電源電壓工作。為了用幅度大致為3伏特的信號來操作內部電路，存在一種移位寄存器，其中，在每一級設置電平轉換部分(參考文件1.日本公開特許公報NO.2000-339985)。
圖11A、11B、11C和11D分別顯示鐘控反相器的電路圖、該鐘控反相器的邏輯符號、「與非」門的電路圖和「或非」門的電路圖。
當在內部電路中執行電平轉換時，會引發各種問題，例如，使驅動電路的佔用面積增加、波形延遲或畸變使頻率特性降低。此外，如對比文件1所述，當使用電流驅動型移位寄存器時，有必要抑制相鄰的TFT之間TFT特性的波動。相反，當把電平轉換器設置在外部電路中時，會引發各種問題，例如，由於例如IC的元件的數量的增長導致器件外殼總尺寸增大，製造成本增加以及移位寄存器的功耗增加。因此，最好使用無需採用電平轉換的幅度大致為3伏特的信號。
而且，電晶體的門限電壓發生波動是因為所用襯底或製造步驟的差異引起的柵極絕緣薄膜的薄膜厚度波動或者柵極長度和柵極寬度波動，因此，門限電壓可能不同於期望值。在這種情況下，當使用小幅度信號時，TFT可能因門限電壓波動的影響而不能正確工作。

發明內容
本發明正是考慮到以上問題而作出。本發明的目的是通過提供無需在外部電路中設置任何電平轉換器的移位寄存器來實現器件外殼的小型化並降低製造成本和功耗。另外，根據本發明，可以無需在內部電路中設置任何電平轉換器來實現移位寄存器，以解決諸如時鐘的波形有延遲和畸變、設置在內部電路中的電源線的電壓下降之類的問題。而且，可以減少內部電路中驅動電路佔據的面積、減少功耗以及可以實現高頻工作。
另外，本發明的另一目的是提供一種鍾控反相器、一種可通過減輕TFT特性波動的影響而得以正確工作的移位寄存器。而且，提供一種「與非」門電路或者「或非」門電路，該「與非」門電路或者「或非」門電路具有比常規「與非」門電路或者常規「或非」門電路低的輸入負載和高的輸出能力。
為了取得上述目的，根據本發明，採取了如下這些措施根據本發明，提供一種鍾控反相器，它包括串聯的第一電晶體和第二電晶體，以及包括串聯的第三電晶體和第四電晶體的補償電路，其中第三電晶體和第四電晶體的柵極彼此相連，第三電晶體和第四電晶體的漏極分別連接到第一電晶體的柵極，
第一電晶體和第四電晶體的源極分別電連接到第一電源，第二電晶體的源極電連接到第二電源；以及輸入到第三電晶體的源極的信號的幅度小於第一電源和第二電源之間的電位差。
根據本發明的鐘控反相器，第一電源是高電位電源，第二電源是低電位電源，第一電晶體和第四電晶體均是P型電晶體，以及第二電晶體和第三電晶體均是N型電晶體。
根據本發明的鐘控反相器，第一電源是低電位電源，第二電源是高電位電源，第一電晶體和第四電晶體均是N型電晶體，以及第二電晶體和第三電晶體均是P型電晶體。
根據本發明，提供一種「與非」門，它包括並聯的第一電晶體和第二電晶體；與第一電晶體和第二電晶體串聯的第三電晶體；以及包括串聯的第四電晶體和第五電晶體的補償電路，其中第四電晶體和第五電晶體的柵極彼此相連；第四電晶體和第五電晶體的漏極分別連接到第三電晶體的柵極；第一電晶體和第二電晶體的源極分別電連接到高電位電源；第三電晶體和第五電晶體的源極分別電連接到低電位電源；以及輸入到第四電晶體的源極的信號的幅度以及輸入到第一電晶體、第二電晶體、第四電晶體和第五電晶體中的每一個的柵極的信號的幅度均小於高電位電源和低電位電源之間的電位差。
根據本發明，提供一種「或非」門，它包括並聯的第一電晶體和第二電晶體；與第一電晶體和第二電晶體串聯的第三電晶體；以及包括串聯的第四電晶體和第五電晶體的補償電路，其中第四電晶體和第五電晶體的柵極彼此相連；
第四電晶體和第五電晶體的漏極分別連接到第三電晶體的柵極；第一電晶體和第二電晶體的源極分別電連接到低電位電源，第三電晶體和第五電晶體的源極分別電連接到高電位電源；以及輸入到第一電晶體、第二電晶體、第四電晶體和第五電晶體中的每一個的柵極的信號的幅度以及輸入到第四電晶體的源極的信號的幅度均小於高電位電源和低電位電源之間的電位差。
根據本發明，提供一種移位寄存器，它包括包括串聯的第一電晶體至第三電晶體的鐘控反相器；以及包括串聯的第四電晶體和第五電晶體的補償電路，其中第一電晶體和第五電晶體的的源極分別電連接到第一電源；第三電晶體的源極電連接到第二電源；第一電晶體的柵極連接到補償電路的輸出端；在第n-1級產生的脈衝輸入到設置在第n級的補償電路的輸入端；以及在第n-2級產生的脈衝或時鐘信號輸入到設置在第n級的第四電晶體的源極。
具有上述結構的本發明提供一種鍾控反相器和移位寄存器，它們能夠減輕TFT門限值波動的影響，從而無需對電壓幅度小於電路的電源電壓幅度的信號進行電平轉換就可以完成操作，並且執行高頻操作和低電壓操作。還提供具有低輸入負載和高輸出能力的「與非」門和「或非」門。
而且，不在外部電路中設置電平轉換器，從而實現外殼小型化、減少製造成本以及減小功耗。這樣，就可以解決時鐘波形有延遲和畸變以及設置在內部電路中的電源線的電壓下降這類問題。而且，可以減小內部電路中驅動電路佔用的面積、減少功耗以及可以實現高頻工作。
應注意，鍾控反相器不限於圖11A至11D中所示的類型，它包括這樣的類型，其中，修改了圖11A中所示的鐘控反相器而且不直接輸入時鐘信號，例如圖1A中的鐘控反相器10、圖1C中的鐘控反相器10、圖2A中的鐘控反相器10、圖2C中的鐘控反相器10、圖3A中的鐘控反相器10和17、圖3C中的鐘控反相器10和1 7以及圖12A中的鐘控反相器10和17。


附圖中圖1A至1D是移位寄存器的一級的電路圖和時間圖；圖2A至2D是移位寄存器的一級的電路圖和時間圖；圖3A至3D是移位寄存器的一級的電路圖和時間圖；圖4A至4D是「與非」門的電路圖和時間圖；圖5A至5D是「或非」門的電路圖和時間圖；圖6A至6B是移位寄存器的一級的電路圖和時間圖；圖7A至7B是移位寄存器的一級的電路圖和時間圖；圖8A至8C顯示面板(panel)；圖9A至9H顯示根據本發明的電子設備；圖10A和10B是掩模布局及其頂部照片；圖11A至11D是鍾控反相器、「與非」門和「或非」門的電路圖；以及圖12A和12B分別是移位寄存器的一級的電路圖和時間圖。
具體實施例方式
實施方式1參照圖1A至1D描述本發明的本實施方式。在本實施方式中，作為示例，假定CK在5伏(高電平)和2伏(低電平)之間切換，VDD(高電位電源)為7伏，而VSS(低電位電源)為0伏。即，假定CK的幅度為3伏以及電源電壓幅度為7伏。
參照圖1A描述本發明的第一種結構。圖1A是顯示設置在第n級的移位寄存器的結構元件的電路圖。每一級由如下元件構成包括串聯的TFT 11至TFT 13的鐘控反相器10、包括串聯的TFT 14a和TFT 15a的補償電路19a、反相器16以及鍾控反相器17。通過將各級級聯而形成移位寄存器，這些電路就布置在各級中，其中，來自CK和CKB的信號交替地在各級輸入。
TFT 11的柵極連接到時鐘信號線並接收CK。TFT 12的柵極接收信號S，信號S為啟動脈衝或設置在n-1級的反相器16的輸出，TFT14a和TFT 15a的柵極接收信號SB，信號SB是信號S的反相信號，而TFT 14a的源極接收設置在第n-2級的鐘控反相器10的輸出。注意，在附圖中，設置在第n-2級的鐘控反相器10的輸出表示為「兩級前信號(two-stage-before signal)」。
在本發明中，在補償電路19中，TFT 14a和TFT 15a的柵極彼此相連，且每個柵極都作為輸入端，而TFT 14a和TFT 15a的漏極彼此相連，且每個漏極都作為輸出端。
將參照圖1B所示的時間圖來描述各種操作。在圖1B中，時鐘信號周期的一半設為「T」。下面描述周期T1和T2中的操作。
在周期T1中，兩級前信號處於VSS，信號S處於VDD，信號SB處於VSS以及CK處於H電平(5伏)，從而TFT 12關斷，TFT14a關斷，TFT 15a關斷以及TFT 13關斷。在這種情況下，由反相器16和鍾控反相器17形成的環路保持VDD，因此輸出OUT為VDD。
接著，當時間從周期T1前進到周期T2時，兩級前信號從VSS切換到VDD，信號S保持在VDD，信號SB保持在VSS，而CK切換到L電平(2伏)，從而TFT 12保持關斷，TFT 14a導通，而TFT15a保持關斷。在這種情況下，輸入到TFT 13柵極的信號切換到VDD，從而TFT 13從關斷狀態切換到導通狀態。因此，輸出OUT為VSS。在本發明中，OUT從VDD切換到VSS稱為「下降」。
接下來，將參照圖1C描述本發明的第二結構。圖1C是顯示設置在第n級的移位寄存器的結構元件的電路圖。與上述第一結構的不同之處在於包括串聯的TFT 14b和TFT 15b的補償電路19b連接到TFT 11的柵極，取消了P型TFT 12，取而代之的是設置了N型TFT 18，TFT 15b的源極接收設置在第n-2級的鐘控反相器10的輸出，TFT 18的柵極接收信號S，而時鐘信號線連接到TFT 13的柵極以及CK輸入到TFT 13的柵極。
接下來，參照圖1D所示的時間圖描述周期T1和T2中的操作。注意，根據第二種結構的操作類似於根據上述第一種結構的操作，因此將簡短地加以描述。
在周期T1中，輸出OUT為VSS。當時間從周期T1前進到周期T2時，輸入到TFT 11的柵極的兩級前信號從VDD切換到VSS，從而TFT 11導通。另一方面，TFT 18關斷，從而輸出OUT為VDD。在本發明中，OUT從VSS切換到VDD稱為「上升」。
具有上述第一種結構的本發明對於所述「下降」非常有效，而具有上述第二種結構的本發明對於所述「上升」非常有效。結果是提供效果(1)。
首先將描述效果(1)。當CK實際輸入到圖1A所示的TFT 14a的源極或者圖1C所示的TFT 15b的源極時，出現這樣一個問題CK的幅度小導致上述TFT的導通時間早於期望時間。更詳細地說，出現這樣一個問題產生了圖1B所示的具有虛線波形170的信號或圖1D中所示具有虛線波形171的信號。即，出現這樣一個問題當洩漏電流很大時，不會出現脈衝的電平轉換。但是，在本發明中，採用了兩級前信號，從而有可能在期望時間而不是過早使上述TFT導通。因此，有可能解決脈衝的電平轉換不會發生這種問題。
除了上述描述的效果(1)以外，具有上述第一種結構或第二種結構的本發明對於還提供如下有利效果(2)和(3)。
首先將描述效果(2)。在通常情況下，鍾控反相器由四個TFT形成，其中有兩個串聯的N型TFT，兩個串聯的P型TFT。而且，為了獲得很大的導通電流，使串聯的兩個TFT的柵極寬度很大，導致有必要增加其柵極作為負載的TFT的柵極寬度。結果是，總的負載增加了，高頻操作受到防礙。然而，在本發明中，有可能將雙柵極TFT(兩個串聯的TFT)改成單柵TFT。例如，就圖1A所示結構而言，一般要求使兩個N型TFT串聯。但是，在本發明中只設置一個N型TFT 13就足夠了。因此，在本發明中，沒有必要增加TFT的寬度，而且有可能減小TFT的尺寸，這使得有可能實現高集成度。另外，其柵極(柵極電容)充當負載的元件上的負荷減輕了，從而總的負載也減小了，因而高頻工作成為可能。
接下來，將描述效果(3)。串聯的兩個相同導電類型的TFT在電流性能方面很弱(功率)。然而，在本發明中，有可能將雙柵極TFT改成單柵TFT，使得有可能增強TFT的電流性能。例如，在圖1A所示的結構中，有可能增強N型TFT 13的電流性能。同樣，在圖1C所示的結構中，有可能增強P型TFT 11的電流性能。注意，電流性能定義為K＝μCoxW/2L，其中K為電流性能，μ是載流子遷移率，Cox是每單位面積柵極絕緣薄膜的電容，W是溝道寬度而L是溝道長度。
如上所述，圖1A所示的結構對上升操作和下降操作都非常有效。但是，在圖1A和圖1B中，當柵極前進到周期T3時，S切換到VSS，SB切換到VDD，而CK切換到H電平，從而TFT 12導通，TFT 13關斷，而TFT 11根據其門限值導通或關斷。如果TFT 11的門限值低於期望值，則出現這樣一種情況TFT 11導通，移位寄存器因而不能正確工作。
鑑於這個問題，現提出作為本發明第三種結構的一種結構，該結構對保持VSS有效而又無需使OUT在周期T3中較早上升。
參照圖2A描述本發明的第三種結構。圖2A是顯示設置在第n級的移位寄存器的結構元件的電路圖。每一級由如下元件構成包括串聯的TFT 11和TFT 13的鐘控反相器10、包括TFT 14a和TFT 15a的補償電路19a、包括TFT 14b和TFT 15b的補償電路19b、反相器16以及包括TFT 22至TFT 25的鐘控反相器17。通過將各級級聯而形成移位寄存器，在各級中設置這些電路，同時CK和CKB交替地在各級輸入。圖2A所示結構和圖1A所示結構之間的不同之處在於消除了TFT 12，補償電路19b的輸出連接到TFT 11的柵極，SB連接到補償電路19b的輸入端，VDD連接到TFT 14b的源極，CK連接到TFT 15b的源極，且設置大的溝道寬度使得TFT 24和TFT 25的電流性能得以增強。
下面參照圖2B所示的時間圖描述周期T1和T2中圖2A所示結構的操作。
在周期T1中，兩級前信號處於VDD，信號SB處於VSS而時鐘信號CK處於L電平，從而TFT 14a導通，TFT 15a關斷，TFT 13導通，TFT 14b導通，TFT 15b關斷，以及TFT 11關斷。結果，輸出OUT為VSS。
接著，在周期T2中，兩級前信號保持在VDD，信號SB切換到VDD，時鐘信號CK切換到H電平，從而TFT 13關斷而TFT 11導通或關斷。在這種狀態下，反相器16和反相器17形成的環路使OUT保持在VSS，而VSS連續作為OUT輸出。注意，在本發明中，周期T2中執行的操作稱為「保持」。此結構對保持操作非常有效。下面將對周期T2中的保持操作作更詳細的描述。
在周期T2中，信號SB處於VDD(7伏)。當信號SB處於VDD(7伏)而CK處於H電平(5伏)時，TFT 15b的VGS變成2伏。
在這種條件下，如果TFT 15b的門限電壓(|VTH|)等於或小於2伏，則TFT 15b導通，從而CK(H電平，5伏)輸入到TFT 11的柵極。然後，TFT 11根據其門限電壓導通或關斷。
如果TFT 11導通，則它試圖將VDD作為OUT輸出。然而，保持VSS的鐘控反相器17的TFT 24和TFT 25的電流容量定得大，以便輸出VSS且理論上可執行正確的操作。結果，如圖2B中時間圖中虛線波形172所示，防止了出現這樣一種情形其中，作為OUT輸出的信號沒有得到正確保持，從VSS到VDD的切換早於期望時間執行。
而且，即使如上所述執行了正確的操作，當應當關斷的P型TFT11保持導通時，出現這樣一個問題洩漏電流在VDD和VSS之間流動，電流消耗因而增加。在這種情形下，如圖2A所示，反相器20和21可連接到TFT 14b和TFT 15b的柵極。利用這種結構，如圖2B中時間圖中虛線波形174所示，有可能延遲信號SB以及延遲TFT 15b導通的時刻，從而有可能延遲洩漏電流開始流動的時刻。注意，只要沒有理論上的差別，則對將要連接的反相器的數量沒有特殊限制，儘管延遲程度被設置為等於或小於CK周期的一半。
另一方面，如果TFT 11或TFT 15b的門限電壓(|VTH|)等於或小於2伏，則TFT 15b不導通，沒有洩漏電流產生。如果有可能防止洩漏電流的產生，則防止電流消耗增加，輸出型號OUT的波形早於期望時間上升。結果，就產生了具有穩定波形的信號。
而且，在圖1C和1D所示的周期T3中，出現這樣一種情況其中，N型TFT 15b的門限值低於期望值，從而N型TFT 15b導通。在這種情況下，不可能使OUT保持在VDD，移位寄存器不會正確操作。
有鑑於此，現提出作為本發明第四種結構的一種結構，該結構對在周期T3中使OUT保持在VDD有效。
參照圖2C描述本發明的第四種結構。圖2C是顯示設置在第n級的移位寄存器的結構元件電路圖。圖2C所示結構與第二種結構之間的不同之處在於消除了TFT 18，補償電路19a的輸出連接到TFT13的柵極，SB連接到補償電路19a的輸入端，CK連接到TFT 14a的源極，VSS連接到TFT 15a的源極，溝道寬度定得大從而TFT 22和TFT 23的電流性能得以增強。
下面將遵循圖2D所示的時間圖描述周期T1和T2中的操作。注意，根據圖2C所示結構的操作類似於上述根據圖2A所示結構的操作，因此將簡短地加以描述。
在周期T1中，兩級前信號處於VSS，信號SB處於VDD而時鐘信號CK處於H電平，從而TFT 14b關斷，TFT 15b導通，TFT 11導通。結果，輸出OUT為VDD。
接著，在周期T2中，兩級前信號保持在VSS，信號SB切換到VSS，時鐘信號CK切換到L電平，從而TFT 11關斷而TFT 13導通或關斷。在這種狀態下，由反相器16和鍾控反相器17形成的環路使OUT保持在VDD。此結構對保持操作非常有效。下面將對周期T2中的操作作更詳細的描述。
在周期T2中，信號SB處於VSS(0伏)。當信號SB處於VSS(0伏)而CK處於L電平(2伏)時，TFT 14a的VGS變成2伏。
在這種條件下，如果TFT 14a的門限電壓(|VTH|)等於或小於2伏，則TFT 14a導通，從而CK(L電平，2伏)輸入到TFT 13的柵極。然後，TFT 13根據其門限電壓導通或關斷。
如果TFT 13導通，則它試圖將VSS作為OUT輸出。然而，保持VDD的鐘控反相器17的TFT 22和TFT 23的電流容量定得大，從而在理論上執行正確的操作。結果，如圖2D所示時間圖中虛線波形173所示，防止了出現這樣一種情形其中，作為OUT輸出的信號沒有得到正確保持，並且從VDD到VSS的切換早於期望時間執行。
而且，即使如上所述執行了正確的操作，當應當關斷的N型TFT13保持導通時，出現這樣一個問題洩漏電流在VDD和VSS之間流動，電流消耗因而增加。在這種情形下，如圖2C所示，反相器20和21可連接到TFT 14a和TFT 15a的柵極。利用這種結構，如圖2D中虛線波形175所示，有可能延遲信號SB以及延遲P型TFT 14a導通的時刻，從而有可能延遲洩漏電流開始流動的時刻。注意，只要沒有理論上的差別，則對將要連接的反相器的數量沒有特殊限制，儘管延遲程度被設置為等於或小於CK周期的一半。
另一方面，如果TFT 13或TFT 14a的門限電壓(|VTH|)等於或小於2伏，則TFT 13不導通，沒有洩漏電流產生。如果有可能防止洩漏電流的產生，則防止電流消耗增加。而且，輸出信號OUT的波形不會早於期望時間轉換。結果就產生了具有穩定波形的信號。
總之，具有上述第三或第四種結構的本發明對保持操作非常有效並且提供如下效果(4)和(5)。
首先描述效果(4)。當圖2A所示結構中TFT 15b的門限電壓(|VTH|)或圖2C所示結構中TFT 14a的門限電壓(|VTH|)等於或小於期望值(2伏)，則多個反相器可以連接到補償電路19a或19b的輸入端。利用這種結構，即使上述TFT的門限電壓等於或小於期望值，還是有可能延遲洩漏電流產生的時刻。
接下來描述效果(5)。照常一直存在這樣一個問題應當關斷的TFT保持導通且洩漏電流在VDD和VSS之間流動，從而導致電流消耗的增加。例如，在圖2A所示結構中，應當關斷的P型TFT 11保持導通。同樣，在圖2C所示結構中，應當關斷的N型TFT 13保持導通。但是，在本發明中，當圖2A所示結構中TFT 11或TFT 15b的門限電壓(|VTH|)或圖2C所示結構中TFT 13或TFT 14a的門限電壓(|VTH|)等於或小於期望值(2伏)時，則有可能抑制洩漏電流的產生。
而且，與第一結構和第二結構中的情況一樣，具有上述第三或第四結構的本發明提供上述的有利效果(2)和(3)。
然而，在圖2A和2B所示的結構中，為了即使在TFT 11導通時在理論上執行正確的操作，將保持鍾控反相器中TFT 24和TFT 25的電流容量定得大。因而出現這樣一種情況即使當時間從周期T2前進到周期T3以及CK切換到L電平，OUT也不切換到VDD，從而移位寄存器不能正確工作。
有鑑於此，現提出作為本發明第五種結構的一種結構，該結構能夠在保持周期獲得波形穩定的OUT，並且對從周期T2到周期T3的上升操作有效。
下面參照圖3A描述本發明的第五種結構。圖3A是顯示設置在第n級的移位寄存器的結構元件的電路圖。每一級由如下元件構成包括串聯的TFT 11和TFT 13的鐘控反相器10、包括TFT 14a和TFT15a的補償電路19a、包括TFT 14b和TFT 15b的補償電路19b、反相器16、包括串聯的TFT 22至TFT 24的鐘控反相器17以及包括N型TFT 34和模擬開關35的補償電路19c。通過將各級級聯而形成移位寄存器，在各級中設置這些電路，同時CK和CKB交替地在各級輸入。與圖2A的不同之處在於從保持鍾控反相器17中取消了TFT25，補償電路19c的輸出連接到TFT 24的柵極，反相器16的輸入端(即，鍾控反相器10的輸出端)連接到補償電路19c的TFT 34的柵極和模擬開關35的P型TFT側的柵極，VSS連接到TFT 34的源極以及CK連接到模擬開關35的源極。
TFT 22的柵極連接到時鐘條信號線並接收CKB，TFT 23的柵極接收反相器16的輸出。而且，TFT 24的電流性能定得大。更詳細地說，如果假定「W24/L∶W11/L＝x∶y」，TFT 24的W24/L和TFT 11的W11/L分別設為「y＝1，x≥1」(其中，W是柵極寬度而L是柵極長度)。
下面遵循圖3B所示時間圖描述周期T1至T3中的操作。在周期T1中，VSS從鍾控反相器10輸出。
接下來描述周期T2中的操作。在鍾控反相器17中，CKB(L電平，2伏)輸入到TFT 22的柵極，從而TFT 22導通。OUT的反相信號(VDD)輸入到TFT 23的柵極，從而TFT 23關斷。輸出OUT(VSS)輸入到TFT 34的柵極，從而TFT 34關斷。信號CK(H電平，5伏)通過模擬開關35輸入到TFT 24的柵極，從而TFT 24導通。在這種條件下，TFT 23關斷，而TFT 24導通，從而輸出VSS。
此外，在鍾控反相器10中TFT 11或導通或關斷。即使TFT 11導通，但TFT 24的電流性能定得大，因此在周期T2中輸出的VSS很穩定。
希望當時間從周期T2前進到周期T3時，鍾控反相器10的輸出從VSS精確地切換到VDD。但是，因為N型TFT 24的電流性能定得大，結果如圖3B所示時間圖中的波形176所示，出現這樣一種情況其中，不可能執行從VSS到VDD的切換，從而移位寄存器不能正確工作。然而，在本發明中，為了防止這種情形，採取了如下對策。
當時間從周期T2前進到周期T3時，鍾控反相器10試圖將其輸出從VSS(0伏)切換到VDD(7伏)。但是，鍾控反相器17所擁有的N型TFT 24的電流性能定得大，結果就出現這樣一種情況其中，儘管加到TFT 11上的|VGS|從2伏變化到5伏並且試圖將VDD作為OUT輸出，但不可能使輸出從0伏增加到7伏。在這種情況下，反相器16的輸出不會變成0伏，且7伏連續輸入到保持鍾控反相器17中。因此，TFT 23和TFT 24的導通/關斷狀態沒有互換並且VSS(0伏)連續作為OUT輸出，這意味著移位寄存器沒有正確工作。
然而，在本發明中，即使鍾控反相器10的輸出沒有從VSS(0伏)切換到VDD(7伏)，如果在加到TFT 11上的VGS從2伏變化到5伏時輸出OUT變化量至少等於TFT 34的門限值，則TFT 34導通且TFT 24被迫關斷。因此，TFT 11有可能不受TFT 24影響就將輸出OUT提高到VDD。此外，OUT的上升操作可以在期望時間執行。而且，當TFT 35被模擬開關35替代時，在該時刻將L電平的CK輸入到TFT 24的柵極。如果TFT 24的門限值等於或大於2伏，則TFT 24關斷。而且，即使該門限值等於或小於2伏從而TFT 24導通，則|VGS|從5伏減小到2伏，以致保持能力受到削弱。結果，輸出OUT容易變化。
TFT 24的電流性能也適用於門限值。因此，可以想像，當N型TFT的門限值降低以及TFT 24的電流性能增強時，具有相同極性的TFT 34的門限值會降低。結果，即使OUT的變化程度小也會執行導通。與此相反，即使TFT 34的門限值大，則這時TFT 24的門限值也大，因而保持能力被削弱。結果，可以執行正確的操作而不存在任何問題。
總之，具有上述第五種結構的本發明對保持和上升操作非常有效，且提供如下效果(6)和(7)。
首先將描述效果(6)。在本發明中，鍾控反相器17所擁有的N型TFT 24的電流性能定得大。當VSS為反相器16和反相器17形成的環路保持時，因TFT 24的電流性能定得大，以致有可能輸出穩定的VSS。
接下來描述效果(7)。在鍾控反相器10的輸出從VSS上升到VDD時，鍾控反相器17所擁有的N型TFT 24的電流性能定得大，以致出現這樣一種情況上升操作沒有執行從而正確的操作沒有執行。但是，該上升時刻由鍾控反相器10擁有的P型TFT 11來確定。如果輸出OUT在TFT 11的VGS的變化時刻變化，則當N型TFT 34的門限值被超過時，TFT 34導通。結果，輸出OUT精確上升。
類似於圖2C和2D中，存在這樣一種情況其中，甚至當時間從周期T2前進到周期T3以及CK切換到H電平時，OUT沒有切換到VSS，從而移位寄存器沒有正確工作。
有鑑於此，現提出作為本發明第六種結構的一種結構，該結構能夠在保持周期獲得波形穩定的OUT，並且對從周期T2到周期T3的上升操作有效。
下面參照圖3C描述本發明的第六種結構。圖3C是顯示設置在第n級的移位寄存器的結構元件的電路圖。每一級由如下元件構成包括串聯的TFT 11和TFT 13的鐘控反相器10、包括TFT 14a和TFT15a的補償電路19a、包括TFT 14b和TFT 15b的補償電路19b、反相器16、包括串聯的TFT 23至TFT 25的鐘控反相器17以及包括P型TFT 37和模擬開關35的補償電路19d。通過將各級級聯而形成移位寄存器，在各級中設置這些電路，同時CK和CKB交替地在各級輸入。與圖2C的不同之處在於從保持鍾控反相器17中取消了TFT22，補償電路19d的輸出連接到TFT 23的柵極，反相器16的輸入端(即，鍾控反相器10的輸出端)連接到補償電路19d的P型TFT 37的柵極以及模擬開關35的N型TFT側的柵極，反相器16的輸出端連接到模擬開關35的P型TFT側的柵極，VDD連接到TFT 37的源極以及CK連接到模擬開關35的源極。
TFT 25的柵極連接到時鐘條信號線並接收CK，TFT 37的柵極接收鍾控反相器10的輸出(OUT)。而且，TFT 23的電流性能設定很大。更詳細地說，如果假定「W23/L∶W13/L＝x∶y」，TFT 23的W23/L和TFT 13的W13/L分別設為「y＝1，x≥1」(其中，W是柵極寬度而L是柵極長度)。
下面參照圖3D所示時間圖描述周期T1至T3中的操作。在周期T1中，VDD從鍾控反相器10輸出。
接下來描述周期T2中的操作。在鍾控反相器17中，CKB(H電平，5伏)輸入到TFT 25的柵極，從而TFT 25導通。OUT的反相信號(VSS)輸入到TFT 24的柵極，從而TFT 24關斷。輸出OUT(VDD)輸入到TFT 37的柵極，從而TFT 37關斷。信號CK(L電平，2伏)通過模擬開關35輸入到TFT 23的柵極，從而TFT 23導通。在這種條件下，TFT 24關斷，而TFT 23導通，從而輸出VDD。
此外，在鍾控反相器10中TFT 13或導通或關斷。即使TFT 13導通，但TFT 23的電流性能定得大，因此在周期T2中輸出的VDD很穩定。
希望當時間從周期T2前進到周期T3時，鍾控反相器10的輸出從VDD精確地切換到VSS。但是，因為P型TFT 23的電流性能定得大，結果如圖3D所示時間圖中的波形177所示，出現這樣一種情況其中，不可能執行從VDD到VSS的切換，從而移位寄存器不能正確工作。然而，在本發明中，為了防止這種情形，採取了如下對策。
當時間從周期T2前進到周期T3時，鍾控反相器10試圖將其輸出從VDD(7伏)切換到VSS(0伏)。但是，鍾控反相器17所擁有的P型TFT 23的電流性能定得大，結果就出現這樣一種情況其中，儘管加到TFT 13上的|VGS|從2伏變化到5伏並且試圖將VSS作為OUT輸出，但不可能使輸出從7伏減小到0伏。在這種情況下，反相器16的輸出不會變成7伏，且0伏連續輸入到保持鍾控反相器17中。因此，TFT 23和TFT 24的導通/關斷狀態沒有互換並且VDD(7伏)連續作為OUT輸出，這意味著移位寄存器沒有正確工作。
然而，在本發明中，即使鍾控反相器10的輸出沒有從VDD(7伏)切換到VSS(0伏)，如果在加到TFT 13上的VGS從2伏變化到5伏時輸出OUT變化量至少等於TFT 37的門限值，則TFT 37導通且TFT 23被迫關斷。結果，TFT 13有可能不受TFT 23影響就將輸出OUT降低到VDD。此外，OUT的上升操作可以在期望時間執行。而且，當TFT 35被模擬開關35替代時，在該時刻將H電平的CK輸入到TFT 23的柵極。如果TFT 23的門限值等於或大於2伏，則TFT 23關斷。而且，即使該門限值小於2伏從而TFT 24導通，則|VGS|從5伏減小到2伏，以致保持能力受到削弱。結果，輸出OUT容易變化。
TFT 23的電流性能也適用於門限值。因此，可以想像，當P型TFT的門限值降低以及TFT 23的電流性能增強時，具有相同極性的TFT 37的門限值會降低。結果，即使OUT的變化程度小也會執行導通。與此相反，即使TFT 37的門限值大，則這時TFT 24的門限值也大，因而保持能力被削弱。結果，可以執行正確的操作而不存在任何問題。
總之，具有上述第六種結構的本發明對保持和上升操作非常有效，且提供如下效果(8)和(9)。
首先將描述效果(8)。在本發明中，鍾控反相器17所擁有的P型TFT 23的電流性能定得大。當VDD被由反相器16和反相器17形成的環路保持時，因TFT 23的電流性能定得大，以致有可能輸出穩定的VDD。
接下來描述效果(9)。在鍾控反相器10的輸出從VDD上升到VSS時，鍾控反相器17所擁有的P型TFT 23的電流性能定得大，以致出現這樣一種情況沒有引起下降操作從而正確的操作沒有執行。但是，該下降時刻由鍾控反相器10擁有的N型TFT 13來確定。如果輸出OUT在TFT 13的VGS的變化時刻變化，則當P型TFT 37的門限值被超過時，TFT 37導通。結果，輸出OUT精確下降。
實施方式2有可能通過將以上參照圖1A至1D、圖2A至2D以及圖3A至3D來描述的第一至第六種結構自由組合這樣來利用它們。在本實施方式中，將參照圖6A和6B以及圖7A和7B描述一種組合示例。注意，這這些附圖中，信號S是啟動脈衝或者設置在第n-1級的鐘控反相器16的輸出，信號SB對應於信號S的反相信號。此外，術語「兩級前信號」對應於設置在第n-2級的鐘控反相器10的輸出。
圖6A是一個其中組合了第三種結構(參見圖2A)與第五種結構(參見圖3A)的電路圖，它顯示設置在第n級的移位寄存器的結構元件。每一級由如下元件構成包括串聯的TFT 71至TFT 73的鐘控反相器10、反相器16、包括串聯的TFT 74和TFT 75的鐘控反相器17、串聯的TFT 76和TFT 77、反相器78和79、TFT 80和模擬開關81。通過將各級級聯而形成移位寄存器，在各級中設置這些電路，同時CK和CKB交替地在各級輸入。
圖6B是一個電路圖，其中，第二種結構(參見圖1C)、第四種結構(參見圖2C)和第六種結構(參見圖3C)彼此組合在一起，圖6B顯示設置在第n級的移位寄存器的結構元件。每一級由如下元件構成包括串聯的TFT 91至TFT 93的鐘控反相器10、反相器16、包括串聯的TFT 94和TFT 95的鐘控反相器17、串聯的TFT 96和TFT97、串聯的TFT 98和TFT 99、反相器120和121、P型TFT 122和模擬開關123。通過將各級級聯而形成移位寄存器，在各級中設置這些電路，同時CK和CKB交替地在各級輸入。
圖7A是一個電路圖，其中，第四種結構(參見圖2C)與第六種結構(參見圖3C)彼此組合在一起，圖7A顯示設置在第n級的移位寄存器的結構元件。每一級由如下元件構成包括串聯的TFT 131至TFT 133的鐘控反相器10、反相器16、包括串聯的TFT 134和TFT135的鐘控反相器17、串聯的TFT 136和TFT 137、反相器138和139、P型TFT 140和模擬開關141。通過將各級級聯而形成移位寄存器，在各級中設置這些電路，同時CK和CKB交替地在各級輸入。
圖7B是一個電路圖，其中，第一種結構(參見圖1A)、第三種結構(參見圖2A)以及第五種結構(參見圖3A)彼此組合在一起，圖7B顯示設置在第n級的移位寄存器的結構元件。每一級由如下元件構成包括串聯的TFT 151至TFT 153的鐘控反相器10、反相器16、包括串聯的TFT 154和TFT 155的鐘控反相器17、串聯的TFT 156和TFT 157、串聯的TFT 158和TFT 159、反相器160和161、N型TFT 162和模擬開關163。通過將各級級聯而形成移位寄存器，在各級中設置這些電路，同時CK和CKB交替地在各級輸入。
應注意，在組合上述第一至第六種結構中的一些結構或所有結構時，如果電路可以無故障工作，則可以取消不必要的TFT。在圖6A和7B所示的結構中，就確實取消了圖3A中的TFT 22。而且，在圖6B和7A所示的結構中，的確取消了圖3C中的TFT 25。以同樣的方式，如果在工作中沒有故障出現，必要時可以額外設置其它的TFT。
實施方式3下面參照圖10A和10B描述根據本發明的本實施方式。
圖10A顯示圖6B所示電路圖的平面版圖(plan layout)(頂視圖)。圖10B顯示由光學顯微鏡放大的實際製作的面板照片。
圖10A和圖10B中的標號和符號對應於圖6B的那些標號和符號，因此這裡可以省略說明。在圖10A和10B中，P型TFT 16a和N型TFT 16b構成反相器16，P型TFT 123a和N型TFT 123b構成模擬開關123。
TFT 94的W(柵極寬度)設得大。如果需要與TFT 94串聯且尺寸與TFT 94相同的另一TFT，則版圖面積變得更大。然而，在本發明中只需要一個TFT 94，該TFT 94的W設得大，版圖面積的擴大受到控制。
實施方式4下面參照圖4A至4D和圖5A至5D描述本發明的不同於以上實施方式的一種實施方式。
現參照圖4A至4D描述本發明的「與非」門。圖4A是「與非」門的電路圖，該「與非」門包括如下元件並聯的P型TFT 51和P型TFT 52、N型TFT 54以及包括串聯的P型TFT 55和N型TFT 56的補償電路19。TFT 51的柵極接收Vin1，TFT 52的柵極和TFT 55的源極接收Vin2，以及TFT 55和TFT 56的柵極接收VinB1，VinB1是Vin1的反相信號。
接著將參照圖4B所示的時間圖描述該「與非」門的工作原理。在周期T1中，Vin1處於H電平，VinB1處於L電平，而Vin2處於L電平，從而TFT 51關斷，TFT 52導通，TFT 55導通以及TFT 56關斷。而且，Vin2(處於L電平)通過TFT 55輸入到TFT 54，從而TFT 54關斷。結果，輸出OUT為VDD。在周期T2中，Vin1保持在H電平，VinB1保持在L電平，而Vin2切換到H電平，從而TFT51保持關斷，TFT 52關斷，TFT 55保持導通，以及TFT 56保持關斷。而且，VinB1(處於L電平)通過TFT 55輸入到TFT 54，從而TFT 54導通。結果，輸出OUT為VSS。
在周期T3中，Vin1切換到L電平，VinB1切換到H電平以及Vin2保持在H電平，從而TFT 51導通，TFT 52保持關斷，TFT 55關斷以及TFT 56導通。而且，VSS通過TFT 56輸入到TFT 54，從而TFT 54關斷。結果，輸出OUT為VDD。在周期T4中，Vin1保持在L電平，VinB1保持在H電平，並且Vin2切換到L電平，從而TFT 51保持導通，TFT 52導通，TFT 55保持關斷以及TFT 56保持導通。而且，VSS通過TFT 56輸入到TFT 54，從而TFT 54保持關斷。結果，輸出OUT為VDD。
接下來，圖4C顯示這樣一種結構其中，用模擬開關57代替上述結構中的TFT 55。圖4C所示的結構按照圖4D所示的時間圖工作。注意，圖4C所示的結構及其工作原理類似於圖4A所示的結構以及其上述工作原理，故在此不作說明。
接著，參照圖5A至5D描述本發明的「或非」門。圖5A是該「或非」門的電路圖，該「或非」門包括如下元件並聯的N型TFT61和P型TFT 62、P型TFT 64以及包括串聯的P型TFT 65和N型TFT 66的補償電路19。TFT 61的柵極接收Vin1，TFT 62的柵極和TFT 66的源極接收Vin2，以及TFT 65和TFT 66的柵極接收VinB1，VinB1是Vin1的反相信號。
接著將參照圖5B所示的時間圖描述該「或非」門的工作原理。在周期T1中，Vin1處於L電平，VinB1處於H電平，而Vin2處於H電平，從而TFT 61關斷，TFT 62導通，TFT 65關斷以及TFT 66導通。而且，Vin2(處於H電平)通過TFT66輸入到TFT 64，從而TFT 64關斷。結果，輸出OUT為VSS。在周期T2中，Vin1保持在L電平，VinB1保持在H電平，而Vin2切換到L電平，從而TFT 61保持關斷，TFT 62關斷，TFT 65保持關斷，以及TFT 66保持導通。而且，Vin2(處於L電平)通過TFT 66輸入到TFT 64，從而TFT 64導通。結果，輸出OUT為VDD。
在周期T3中，Vin1切換到H電平，VinB1切換到L電平以及Vin2保持在L電平，從而TFT 61導通，TFT 62保持關斷，TFT 65導通以及TFT 66關斷。而且，VDD通過TFT 65輸入到TFT 64，從而TFT 64關斷。結果，輸出OUT為VSS。在周期T4中，Vin1保持在H電平，VinB1保持在L電平，並且Vin2切換到H電平，從而TFT 61保持導通，TFT 62導通，TFT 65保持導通關以及TFT 66保持斷。而且，VDD通過TFT 65輸入到TFT 64，從而TFT 64保持關斷。結果，輸出OUT為VSS。
接下來，圖5C顯示這樣一種結構其中，用模擬開關67代替上述結構中的TFT 66。圖5C所示的結構按照圖5D所示的時間圖工作。注意，圖5C所示的結構及其工作原理類似於圖5A所示的結構以及其上述工作原理，故在此不作說明。
上述具有圖4A或4C所示結構的本發明的「與非」門以及上述具有圖5A或5C所示結構的本發明的「或非」門提供如下有利效果(10)。
現描述效果(10)。在通常情況下，「與非」門和「或非」門分別由四個TFT形成，其中有兩個串聯的N型TFT和兩個串聯的P型TFT。而且，為了獲得大的導通電流，串聯的兩個TFT的柵極帶寬(W)設得大。結果，需要增加其柵極充當負載的TFT的柵極寬度，這增加了總的負載並妨礙高頻工作。但是，在本發明中，雙柵極TFT(串聯的兩個TFT)變成了單柵TFT。例如，在圖4A所示的結構中，一般需要設置串聯的兩個N型TFT。但是，在本發明中僅設置了一個N型TFT 13。結果，在本發明中，無需增加TFT的柵極寬度，從而有可能減小TFT的尺寸，這使得有可能實現高集成度。此外，減小了其柵極(柵極電容)充當負載的元件上的負荷，因而總的負載也減小了。結果，高頻工作就成為可能。
在本實施方式中，儘管已參照圖4A至4D以及圖5A至5D對「與非」門和「或非」門作了說明，但本發明還適用於其它電路。然而，本發明最好應用到使用至少兩個信號的電路中。
實施方式5下面參照圖8A至8C描述本發明的本實施方式。
圖8A顯示一種顯示設備的外觀。該顯示設備具有像素部分102，在該像素部分102中，像素101(x×y)在襯底107上以矩陣形式排列。信號線驅動電路103、第一行掃描驅動電路104以及第二行掃描驅動電路105設置在像素部分102的外圍。信號從外部通過FPC 106提供給信號線驅動電路103、第一行掃描驅動電路104以及第二行掃描驅動電路105。此外，信號線驅動電路103、第一行掃描驅動電路104以及第二行掃描驅動電路105可以設置在像素部分102在其中形成的襯底107的外部。在圖8A中，提供了一個信號線驅動電路以及兩個掃描驅動電路，但信號線驅動電路和行掃描驅動電路的數量不受此限。對應於像素101的結構，這些電路的數量可以任意設置。注意，本發明中的顯示設備包括面板、面板上的模塊以及顯示器，在所述面板中，像素部分和驅動電路被密封在襯底和覆蓋材料之間，而所述模塊中裝備有IC等。
圖8B顯示信號線驅動電路103的結構示例。信號線驅動電路103具有移位寄存器111、第一鎖存電路112以及第二鎖存電路113。圖8C顯示第一行掃描驅動電路104的結構示例。第一行掃描驅動電路104具有移位寄存器114和緩衝器115。圖1A至3D、圖6A至7B所示的結構中的任何一個可自由應用於移位寄存器111或移位寄存器114。圖4A至5D所示的結構中的任何一個或者根據本發明的另一個電路可以自由地應用於第一鎖存電路112、第二鎖存電路113或者緩衝器115。本實施方式可與實施方式1至4自由組合。
實施方式6以下是採用本發明的電子設備的示例視頻照相機、數位照相機、護目鏡式(goggle type)顯示器(頭戴式顯示器)、導航系統、音頻重放單元(汽車音響、音頻部件等等)、筆記本個人計算機、遊戲機、可攜式信息終端(移動計算機、行動電話、移動型遊戲機、電子書等等)、配備了記錄媒體的圖像重放單元(具體地說，配備了若干顯示器，且其中每一個顯示器均能夠播放例如數字多功能光碟(DVD)的記錄媒體並顯示其中的圖像)、等等。
圖9A顯示一種發光設備，該設備包括外殼2001、支撐底座2002、顯示部分2003、揚聲器部分2004、視頻輸入端2005等。本發明可應用於顯示部分2003的驅動電路。圖9A所示的發光設備可以根據本發明完成。該發光設備具有比液晶顯示設備還要薄的的顯示部分，因為，該發光設備是自發光的，不需要背光。注意，用於顯示信息的所有顯示設備如個人計算機、用於接收電視廣播的設備以及用於顯示廣告的設備也包括在該發光設備中。
圖9B顯示一種數位照相機，該數位照相機包括機身2101、顯示部分2102、圖像接收部分2103、操作鍵2104、外部連接埠2105、快門2106等。本發明可應用於顯示部分2102的驅動電路。圖9B所示的數位照相機根據本發明完成。
圖9C顯示一種筆記本個人計算機，該筆記本個人計算機包括機身2201、外殼2202、顯示部分2203、鍵盤2204、外部連接埠2205、指示滑鼠器等。本發明可應用於顯示部分2203的驅動電路。圖9C所示的筆記本式個人計算機根據本發明完成。
圖9D顯示一種移動計算機，該移動計算機包括機身2301、顯示部分2302、開關2303、操作鍵2304、紅外線埠2305等等。本發明可應用於顯示部分2302的驅動電路。圖9D所示的移動計算機根據本發明完成。
圖9E顯示一種配備了記錄媒體的可攜式圖像重放單元(具體說為DVD播放器)，該圖像重放單元包括機身2401、外殼2402、顯示部分A 2403、顯示部分B 2404、記錄媒體(例如DVD)讀入部分2405、操作鍵2406、揚聲器部分2407、等等。顯示部分A 2403主要顯示圖像信息，而顯示部分B 2404主要顯示字符信息。本發明可應用於顯示部分A 2403和B 2404的驅動電路。注意，配備了記錄媒體的圖像重放單元包括家用的遊戲機等。圖93所示的圖像重放單元根據本發明完成。
圖9F顯示一種護目鏡式顯示器(頭戴式顯示器)，該顯示器包括機身2501、顯示部分2502、告警部分2503等等。本發明可應用於顯示部分2502的驅動電路。圖9D所示的護目鏡式顯示器根據本發明完成。
圖9G顯示一種視頻攝像機，該視頻攝像機包括機身2601、顯示部分2602、外殼2603、外部連接埠2604、遙控接收部分2605、圖像接收部分2606、電池2607、音頻輸入部分2608、操作鍵2609、目鏡2610(eye piece)等等。配備了根據本發明而形成的發光元件的像素部分可應用於顯示部分2602。圖9G所示的視頻攝像機根據本發明完成。
圖9H顯示一種行動電話，該行動電話包括機身2701、外殼2702、顯示部分2703、音頻輸入部分2704、音頻輸出部分2705、操作鍵2706、外部連接埠2707、天線2708等。本發明可應用於顯示部分2703的驅動電路。注意，通過在顯示部分2703的黑背景上顯示白色字符，就可以減少該行動電話的功耗。圖9H所示的行動電話根據本發明完成。
此外，電子設備外殼的小型化、內部電路中驅動電路所佔用的面積的減少、製造成本的降低、功耗的降低以及高頻工作都可根據本發明實現。本發明可為所有上述電子設備帶來協同效應，而且，尤其是能給移動終端帶來較大的協同效應。
如上所述，本發明可以廣泛應用於各種領域中的電子設備。另外，本實施方式下的電子設備可採用實施方式1至5中的任何一種像素結構。
實施方式7下面參照圖12A和12B描述本發明的第七種結構。圖12A是顯示設置在第n級的移位寄存器的結構元件的電路圖。每一級由如下元件構成包括串聯的TFT 11和TFT 13的鐘控反相器10、包括TFT14a和TFT 15a的補償電路19a、包括TFT 14b和TFT 15b的補償電路19b、包括串聯的TFT 24和TFT 181的保持鍾控反相器17、包括TFT 182和模擬開關184的補償電路以及包括TFT 183和模擬開關185的補償電路。通過將各級級聯而形成移位寄存器，在各級中設置這些電路，同時CK和CKB交替地在各級輸入。圖12A中的結構與圖3A中的結構的不同之處在於CKB輸入到TFT 14a的源極而不是輸入兩級前信號，TFT 181代替TFT 22和23設置在保持鍾控反相器17中，包括TFT 182和模擬開關184的補償電路連接到TFT 181的柵極，而包括TFT 183和模擬開關185的補償電路連接到TFT 24的柵極。
下面參照圖12B所示時間圖描述周期T1至T3中的操作。在周期T1中，VSS從鍾控反相器10輸出。
接下來描述周期T2中的操作。在鍾控反相器17中，VDD輸入到TFT 181的柵極以使之關斷。TFT 24處於導通狀態。因此，VSS作為OUT輸出。此外，在鍾控反相器10中，TFT 11或處於導通狀態或處於關斷狀態。即使TFT 11處於導通狀態，由於TFT 24具有高電流性能故在周期T2期間VSS作為OUT穩定輸出。
在上述結構中，不必如圖3A和3B所示結構那樣使用兩級前信號。因此，可以減少引出線數量。這種結構可與上述結構中的任何一種結構相結合。
在具有第一或第二結構的本發明中，通過使用兩級前信號使得TFT在預定時刻導通。
在具有第三或第四結構的本發明中，使補償電路的TFT導通時刻延遲，因此，即使補償電路的TFT的門限值等於或小於期望值，通過將多個反相器連接到補償電路的輸入端，從而延遲了洩漏電流開始流動的時刻。另一方面，補償電路的TFT的門限電壓等於或大於期望值，從而可以抑制洩漏電流。
在具有第五或第六結構的本發明中，鍾控反相器的電流性能定得大，以便精確地保持信號。另外，有可能在信號上升或下降時提供具有穩定波形的信號。
另外，在本發明中，有可能將雙柵極TFT(串聯的兩個TFT)改為單柵TFT。結果，在本發明中，不必增加TFT的柵極寬度，從而有可能減少TFT的尺寸，這使得有可能實現高集成度。另外，其柵極(柵極電容)充當負載的元件上的負荷減輕了，從而總的負載也減小了，因而高頻工作成為可能。還可能增強要用的TFT的電流性能。可用低電壓完成精確的操作，即便在直接使用幅度為3伏的信號時，這是因為根據本發明的結構不受TFT門限電壓波動的影響。
權利要求
1.一種鍾控反相器，它包括串聯的第一電晶體和第二電晶體，以及包括串聯的第三電晶體和第四電晶體的補償電路，其中所述第三電晶體和所述第四電晶體的柵極彼此相連，所述第三電晶體和所述第四電晶體的漏極分別連接到所述第一電晶體的柵極，所述第一電晶體和所述第四電晶體的源極分別電連接到第一電源，所述第二電晶體的源極電連接到第二電源，以及輸入到所述第三電晶體的源極的信號的幅度小於所述第一電源和所述第二電源之間的電位差。
2.如權利要求1所述的鐘控反相器，其特徵在於所述第一電源是高電位電源；所述第二電源是低電位電源；所述第一電晶體和所述第四電晶體均是P型電晶體；以及所述第二電晶體和所述第三電晶體均是N型電晶體。
3.如權利要求1所述的鐘控反相器，其特徵在於所述第一電源是低電位電源；所述第二電源是高電位電源；所述第一電晶體和所述第四電晶體均是N型電晶體；以及所述第二電晶體和所述第三電晶體均是P型電晶體。
4.如權利要求1所述的鐘控反相器，其特徵在於所述第三電晶體由模擬開關代替。
5.一種鍾控反相器，它包括串聯的第一至第三電晶體，以及包括串聯的第四電晶體和第五電晶體的補償電路，其中所述第四電晶體和所述第五電晶體的柵極彼此相連，所述第四電晶體和所述第五電晶體的漏極分別連接到所述第一電晶體的柵極，所述第一電晶體和所述第五電晶體的源極分別電連接到第一電源，所述第三電晶體的源極電連接到第二電源；以及輸入到所述第四電晶體的源極的信號的幅度小於所述第一電源和所述第二電源之間的電位差。
6.如權利要求5所述的鐘控反相器，其特徵在於所述第一電源是高電位電源；所述第二電源是低電位電源；所述第一電晶體和所述第五電晶體均是P型電晶體；以及所述第二電晶體至所述第四電晶體均是N型電晶體。
7.如權利要求5所述的鐘控反相器，其特徵在於所述第一電源是高電位電源；所述第二電源是低電位電源；所述第一電晶體、所述第二電晶體和所述第五電晶體均是P型電晶體；以及所述第三電晶體和所述第四電晶體均是N型電晶體。
8.如權利要求5所述的鐘控反相器，其特徵在於所述第一電源是低電位電源；所述第二電源是高電位電源；所述第一電晶體和所述第五電晶體均是N型電晶體；以及所述第二電晶體至所述第四電晶體均是P型電晶體。
9.如權利要求5所述的鐘控反相器，其特徵在於所述第一電源是低電位電源；所述第二電源是高電位電源；所述第一電晶體、所述第二電晶體和所述第五電晶體均是N型電晶體；以及所述第三電晶體和所述第四電晶體均是P型電晶體。
10.如權利要求5所述的鐘控反相器，其特徵在於所述第四電晶體由模擬開關代替。
11.一種「與非」門，它包括並聯的第一電晶體和第二電晶體；與所述第一電晶體和所述第二電晶體串聯的第三電晶體；以及包括串聯的第四電晶體和第五電晶體的補償電路，其中所述第四電晶體和所述第五電晶體的柵極彼此相連；所述第四電晶體和所述第五電晶體的漏極分別連接到所述第三電晶體的柵極；所述第一電晶體和所述第二電晶體的源極分別電連接到高電位電源；所述第三電晶體和所述第五電晶體的源極分別電連接到低電位電源；以及輸入到所述第四電晶體的源極的信號的幅度以及輸入到所述第一電晶體、所述第二電晶體、所述第四電晶體和所述第五電晶體中的每一個的柵極的信號的幅度均小於所述高電位電源和所述低電位電源之間的電位差。
12.如權利要求11所述的「與非」門，其特徵在於所述第一電晶體、所述第二電晶體和所述第四電晶體均是P型電晶體，以及所述第三電晶體和所述第五電晶體均是N型電晶體。
13.如權利要求11所述的「與非」門，其特徵在於所述第四電晶體由模擬開關代替。
14.一種「或非」門，它包括並聯的第一電晶體和第二電晶體；與所述第一電晶體和所述第二電晶體串聯的第三電晶體；以及包括串聯的第四電晶體和第五電晶體的補償電路，其中所述第四電晶體和所述第五電晶體的柵極彼此相連；所述第四電晶體和所述第五電晶體的漏極分別連接到所述第三電晶體的柵極；所述第一電晶體和所述第二電晶體的源極分別電連接到低電位電源，所述第三電晶體和所述第五電晶體的源極分別電連接到高電位電源；以及輸入到所述第一電晶體、所述第二電晶體、所述第四電晶體和所述第五電晶體中的每一個的柵極的信號的幅度以及輸入到所述第四電晶體的源極的信號的幅度均小於所述高電位電源和所述低電位電源之間的電位差。
15.如權利要求14所述的「或非」門，其特徵在於所述第一電晶體、所述第二電晶體和所述第四電晶體均是N型電晶體，以及所述第三電晶體和所述第五電晶體均是P型電晶體。
16.如權利要求14所述的「或非」門，其特徵在於所述第四電晶體由模擬開關代替。
17.一種移位寄存器，它包括包括串聯的第一電晶體至第三電晶體的鐘控反相器；以及包括串聯的第四電晶體和第五電晶體的補償電路，其中所述第一電晶體和所述第五電晶體的源極分別電連接到第一電源，所述第三電晶體的源極電連接到第二電源；所述第一電晶體的柵極連接到所述補償電路的輸出端；在第n-1級產生的脈衝輸入到設置在第n級的補償電路的輸入端；以及在第n-2級產生的脈衝或時鐘信號輸入到第n級的所述第四電晶體的源極。
18.如權利要求17所述的移位寄存器，其特徵在於所述第一電源是低電位電源；所述第二電源是高電位電源；所述第一電晶體和所述第五電晶體均是N型電晶體；以及所述第二至所述第四電晶體均是P型電晶體。
19.如權利要求17所述的移位寄存器，其特徵在於所述第一電源是高電位電源；所述第二電源是低電位電源；所述第一電晶體和所述第五電晶體均是P型電晶體；以及所述第二至所述第四電晶體均是N型電晶體。
20.如權利要求17所述的移位寄存器，其特徵在於所述第四電晶體由模擬開關代替。
21.如權利要求17所述的移位寄存器，其特徵在於所述第二電晶體被取消。
22.一種移位寄存器，它包括多級，其中每級包括包括串聯的第一電晶體和第二電晶體的第一鍾控反相器；與所述第一鍾控反相器形成環路的反相器；以及包括N型電晶體和模擬開關的補償電路，其中所述第一電晶體是P型電晶體而所述第二電晶體是N型電晶體；所述第一電晶體的柵極連接到所述反相器的輸出端而所述第一電晶體的源極電連接到高電位電源；所述第二電晶體的柵極通過所述N型電晶體的漏極和所述模擬開關連接到時鐘信號線，而所述第二電晶體的源極連接到低電位電源；以及所述模擬開關由所述反相器的輸入和輸出控制。
23.一種移位寄存器，它包括多級，其中每級包括包括串聯的第一電晶體和第二電晶體的第一鍾控反相器；與所述第一鍾控反相器形成環路的反相器；以及包括P型電晶體和模擬開關的補償電路，其中所述第一電晶體是N型電晶體而所述第二電晶體是P型電晶體；所述第一電晶體的柵極連接到所述反相器的輸出端而所述第一電晶體的源極電連接到低電位電源；所述第二電晶體的柵極通過所述P型電晶體的漏極和所述模擬開關連接到時鐘信號線，而所述第二電晶體的源極連接到高電位電源；以及所述模擬開關由所述反相器的輸入和輸出控制。
24.一種鍾控反相器，它包括串聯的第一電晶體和第二電晶體，以及包括串聯的第三電晶體和第四電晶體的補償電路，其中所述第三電晶體和所述第四電晶體的柵極彼此相連，所述第三電晶體和所述第四電晶體的漏極分別連接到所述第一電晶體的柵極，所述第一電晶體和所述第四電晶體的源極分別電連接到第一電源，所述第二電晶體的源極電連接到第二電源。
25.一種移位寄存器，它包括接收第一信號的第一補償電路；接收第二信號的第二補償電路；與所述第一補償電路和所述第二補償電路電連接的第一鍾控反相器；包括第一模擬開關、接收所述第一信號的第三補償電路；包括第二模擬開關、接收所述第二信號的第四補償電路；與所述第三補償電路和所述第四補償電路電連接的第二鍾控反相器。
全文摘要
電晶體的門限電壓之發生波動是因為所用襯底或製造步驟的差異引起的柵極絕緣薄膜的薄膜厚度波動或者柵極長度和柵極寬度波動。為了解決這個問題，本發明提供包括串聯的第一電晶體和第二電晶體的鐘控反相器以及包括串聯的第三電晶體和第四電晶體的補償電路。在鍾控反相器中，第三電晶體和第四電晶體的柵極彼此相連，第三電晶體和第四電晶體的漏極分別連接到第一電晶體的柵極，第一電晶體和第四電晶體的源極分別電連接到第一電源，第二電晶體的源極電連接到第二電源，輸入第三電晶體的源極的信號的幅度小於第一電源和第二電源之間的電位差。
文檔編號H03K19/003GK1497853SQ03127199
公開日2004年5月19日 申請日期2003年9月25日 優先權日2002年9月25日
發明者納光明, 安西彩 申請人:株式會社半導體能源研究所