氮化鎵電晶體及其製作方法與流程
2024-03-08 03:14:15 1
本發明涉及半導體技術，尤其涉及一種氮化鎵電晶體及其製作方法。
背景技術：
隨著高效完備的功率轉換電路和系統需求的日益增加，具有低功耗和高速特性的功率器件吸引了很多關注。氮化鎵(gan)是第三代寬禁帶半導體材料，由於其具有大禁帶寬度(3.4ev)、高電子飽和速率(2e7cm/s)、高擊穿電場(1e10--3e10v/cm)，較高熱導率，耐腐蝕和抗輻射性能，在高壓、高頻、高溫、大功率和抗輻照環境條件下具有較強的優勢，被認為是研究短波光電子器件和高壓高頻率大功率器件的最佳材料。gan基algan/gan高電子遷移率電晶體(highelectronmobilitytransistor，hemt)是功率器件中的研究熱點，這是因為algan/gan異質結處形成高濃度、高遷移率的二維電子氣(2deg),同時異質結對2deg具有良好的調節作用。
由於algan/gan材料缺陷，hemt器件會存在電流崩塌現象，降低器件的可靠性。
技術實現要素：
本發明實施例提供了一種氮化鎵電晶體及其製作方法，以改善氮化鎵電晶體的電流崩塌效應。
第一方面，本發明實施例提供了一種一種氮化鎵電晶體，包括：
矽襯底層；
氮化鎵緩衝層，所述氮化鎵緩衝層製作於所述矽襯底層表面；
氮化鋁鎵勢壘層，所述氮化鋁鎵勢壘層製作於所述氮化鎵緩衝層表面；
氮化矽鈍化層，所述氮化矽鈍化層製作於所述氮化鋁鎵勢壘層表面；
所述氮化矽鈍化層上分別設置有源極、漏極及柵極，所述源極、所述漏極及所述柵極穿透所述氮化矽鈍化層並延伸至所述氮化鋁鎵勢壘層表面；
其中，所述柵極與所述氮化鋁鎵勢壘層之間設置有用於和氧相關陷阱結合的金屬薄層。
結合第一方面，本發明實施例提供了第一方面的第一種可能的實施方式，其中，所述金屬薄層為鋁薄層。
結合第一方面的第一種可能的實施方式，本發明實施例提供了第一方面的第二種可能的實施方式，其中，所述鋁薄層的厚度為28～32納米。
結合第一方面、第一方面的第一種或第二種可能的實施方式，本發明實施例提供了第一方面的第三種可能的實施方式，其中，所述矽襯底層的厚度為200微米～600微米，所述氮化鎵緩衝層的厚度為2微米～4微米，所述氮化鋁鎵勢壘層的厚度為20納米～30納米，所述氮化矽鈍化層的厚度為30～40納米。
結合第一方面的第三種可能的實施方式，本發明實施例提供了第一方面的第四種可能的實施方式，其中，所述矽襯底層的厚度為200微米或600微米，所述氮化鎵緩衝層的厚度為3微米，所述氮化鋁鎵勢壘層的厚度為25納米，所述氮化矽鈍化層的厚度為35納米。
第二方面，本發明實施例提供了一種氮化鎵電晶體的製作方法，包括：
在矽襯底層上依次生長氮化鎵緩衝層及氮化鋁鎵勢壘層，其中所述氮化鎵緩衝層位於所述矽襯底層及所述氮化鋁鎵勢壘層之間；
在所述氮化鋁鎵勢壘層上澱積氮化矽鈍化層；
刻蝕所述氮化矽鈍化層至所述氮化鋁鎵勢壘層表面，分別形成源極接觸孔及漏極接觸孔；
分別在所述源極接觸孔及漏極接觸孔中電子束蒸發源極金屬及漏極金屬，形成源極及漏極；
刻蝕所述氮化矽鈍化層至所述氮化鋁鎵勢壘層表面，形成柵極接觸孔；
穿過所述柵極接觸孔在所述氮化鋁鎵勢壘層表面澱積用於和氧相關陷阱結合的金屬薄層；
在所述柵極接觸孔中電子束蒸發柵極金屬，形成柵極。
結合第二方面，本發明實施例提供了第二方面的第一種可能的實施方式，其中，所述金屬薄層為鋁薄層。
結合第二方面的第一種可能的實施方式，本發明實施例提供了第一方面 的第二種可能的實施方式，其中所述鋁薄層的厚度為28～32納米。
本發明實施例的氮化鎵電晶體，在柵極與氮化鋁鎵勢壘層之間插入金屬薄層，金屬薄膜層能夠與氧相關陷阱結合，從而減少氮化鋁鎵勢壘層表面氧相關陷阱密度，隨著氮化鋁鎵勢壘層表面氧相關陷阱密度的減少，氮化鎵電晶體的電流崩塌效應也會明顯改善。
附圖說明
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。
圖1示出了本發明實施例氮化鎵電晶體的製作方法流程圖；
圖2示出了本發明實施例氮化鎵電晶體製作過程中的第一結構示意圖；
圖3示出了本發明實施例氮化鎵電晶體製作過程中的第二結構示意圖；
圖4示出了本發明實施例氮化鎵電晶體製作過程中的第三結構示意圖；
圖5示出了本發明實施例氮化鎵電晶體製作過程中的第四結構示意圖；
圖6示出了本發明實施例氮化鎵電晶體製作過程中的第五結構示意圖；
圖7示出了本發明實施例氮化鎵電晶體製作過程中的第六結構示意圖。
具體實施方式
下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。本發明的說明書和權利要求書及上述附圖中的術語「第一」、「第二」、「第三」「第四」等(如果存在)是用於區別類似的對象，而不必用於描述特定的順序或先後次序。應該理解這樣使用的數據在適當情況下可以互換，以便這裡描述的本發明的實施例能夠以除了在這裡圖示或描述的那些 以外的順序實施。此外，術語「包括」和「具有」以及他們的任何變形，意圖在於覆蓋不排他的包含，例如，包含了一系列步驟或器的過程、方法、系統、產品或設備不必限於清楚地列出的那些步驟或器，而是可包括沒有清楚地列出的或對於這些過程、方法、產品或設備固有的其它步驟或器。
gan基algan/gan高電子遷移率電晶體中，由於algan/gan材料缺陷，hemt器件會存在電流崩塌現象，其中，電流崩塌現象是指材料中的缺陷陷阱俘獲電子，一方面令溝道層電子減少，另一方面令能帶抬高引起對溝道層的進一步耗盡，從而形成對溝道電流具有控制作用的虛柵。由於這些表面態的充放電需要時間，在直流或應力條件下會造成瞬態，在rf條件下電流的變化趕不上rf信號的頻率，使器件輸出功率密度和功率附加效率減小，形成崩塌。
為了改善氮化鎵電晶體的電流崩塌效應，本發明實施例提供了一種氮化鎵電晶體的製作方法，如圖1所示，該方法的主要處理步驟包括：
步驟s11：在矽襯底層上依次生長氮化鎵緩衝層及氮化鋁鎵勢壘層，其中氮化鎵緩衝層位於矽襯底層及氮化鋁鎵勢壘層之間。
如圖2所示，氮化鎵(gan)緩衝層位於矽(si)襯底層表面，氮化鋁鎵(algan)勢壘層位於氮化鎵緩衝層表面，具體的，形成的矽襯底層的厚度為200微米～600微米，氮化鎵緩衝層的厚度為2微米～4微米，氮化鋁鎵勢壘層的厚度為20納米～30納米。
優選的，矽襯底層的厚度為200微米或600微米，氮化鎵緩衝層的厚度為3微米，氮化鋁鎵勢壘層的厚度為25納米，氮化矽鈍化層的厚度為35納米。
步驟s12：在氮化鋁鎵勢壘層上澱積氮化矽鈍化層。
具體的，在氮化鋁鎵勢壘層上澱積氮化矽鈍化層包括：把含有氮化矽(sin)元素的氣態反應劑引入反應室，在晶圓表面發生化學反應，從而生成氮化矽固態薄膜並澱積在氮化鋁鎵勢壘層表面。
如圖3所示，澱積氮化矽鈍化層位於氮化鋁鎵勢壘層表面，氮化矽鈍化層的厚度為30納米～40納米，例如為30納米、31納米、32納米……39納米級40納米，優選的氮化矽鈍化層的厚度為35納米。
步驟s13：刻蝕氮化矽鈍化層至氮化鋁鎵勢壘層表面，分別形成漏極接 觸孔及源極接觸孔。
其中，刻蝕氮化矽鈍化層到氮化鋁鎵勢壘層表面，分別形成漏極接觸孔及源極接觸孔，包括：採用幹法刻蝕或溼法刻蝕技術刻蝕氮化矽鈍化層到氮化鋁鎵勢壘層表面，分別形成漏極接觸孔及源極接觸孔。
如圖4所示，漏極接觸孔2及源極接觸孔1間隔設置，且漏極接觸孔2及源極接觸孔1穿透氮化矽鈍化層至氮化鋁鎵勢壘層表面。
步驟s14：分別在源極接觸孔及漏極接觸孔中電子束蒸發源極金屬及漏極金屬，形成源極及漏極。
電子束蒸發法是真空蒸發鍍膜的一種，本發明實施例中，真空條件下利用電子束直接加熱蒸發源極金屬及漏極金屬，使源極金屬及漏極金屬氣化並分別向源極接觸孔及漏極接觸孔輸運，在源極接觸孔及漏極接觸孔內凝結形成源極及漏極。
具體的，分別在漏極接觸孔及源極接觸孔上電子束蒸發源極金屬及漏極金屬，形成源極及漏極包括：
分別在漏極接觸孔及源極接觸孔上電子束蒸發源極金屬及漏極金屬，之後進行源極金屬及漏極金屬的光刻形成源極及漏極。
如圖4及圖5所示，源極3及漏極4分別位於源極接觸孔1及漏極接觸孔2並延伸覆蓋氮化矽鈍化層的部分面積。
步驟s15：刻蝕氮化矽鈍化層到氮化鋁鎵勢壘層表面，形成柵極接觸孔。
如圖6所示，在源極3及漏極4之間的位置刻蝕氮化矽鈍化層至氮化鋁鎵勢壘層表面，以形成柵極接觸孔5。
具體的，可以採用幹法刻蝕或溼法刻蝕技術刻蝕氮化矽鈍化層至氮化鋁鎵勢壘層表面以形成柵極接觸孔。
步驟s16：穿過柵極接觸孔在氮化鋁鎵勢壘層表面澱積用於和氧相關陷阱進行結合的金屬薄層。
在柵極接觸孔內氮化鋁鎵勢壘層表面澱積一層金屬薄層用於和氧相關陷阱進行結合，從而減小氮化鋁鎵勢壘層表面氧相關陷阱密度。
如圖6所示，金屬薄層位於柵極接觸孔5內氮化鋁鎵勢壘層的表面。
優選的，上述金屬薄層為鋁薄層。
更為優選的，上述鋁薄層的厚度為28納米～32納米，如28納米、29納 米……32納米。
步驟s17：在柵極接觸孔中電子束蒸發柵極金屬，形成柵極。
電子束蒸發法是真空蒸發鍍膜的一種，本發明實施例中，真空條件下利用電子束直接加熱蒸發柵極金屬，使柵極金屬氣化並分別向柵極接觸孔輸運，在柵極接觸孔內凝結形成柵極。
具體的，在柵極接觸孔上電子束蒸發柵極金屬，形成柵極包括：
分別在柵極接觸孔上電子束蒸發柵極金屬，之後進行柵極金屬的光刻形成柵極。
如圖7所示，柵極7位於柵極接觸孔5內並延伸覆蓋氮化矽鈍化層的部分面積。
基於上述的氮化鎵電晶體製作方法，本發明實施例提供了一種氮化鎵晶體光，如圖2-7所示，該氮化鎵電晶體的主要結構包括：
矽襯底層；
氮化鎵緩衝層，氮化鎵緩衝層製作於矽襯底層表面；
氮化鋁鎵勢壘層，氮化鋁鎵勢壘層製作於氮化鎵緩衝層表面；
氮化矽鈍化層，氮化矽鈍化層製作於氮化鋁鎵勢壘層表面；
氮化矽鈍化層上分別設置有源極3、漏極4及柵極7，源極3、漏極4及柵極7穿透氮化矽鈍化層並延伸至氮化鋁鎵勢壘層表面；
其中，柵極7與氮化鋁鎵勢壘層之間設置有用於和氧相關陷阱結合的金屬薄層。
源極3、漏極4及柵極7分別位於源極接觸孔1、漏極接觸孔2及柵極接觸孔5並延伸覆蓋氮化矽鈍化層的部分面積。
優選的，上述金屬薄層為鋁薄層6。
上述鋁薄層6的厚度為28～32納米，更優選的，上述鋁薄層6的厚度為30納米。
矽襯底層的厚度為200微米～600微米，氮化鎵緩衝層的厚度為2微米～4微米，氮化鋁鎵勢壘層的厚度為20納米～30納米，氮化矽鈍化層的厚度為30～40納米。
矽襯底層的厚度為200微米或600微米，氮化鎵緩衝層的厚度為3微米，氮化鋁鎵勢壘層的厚度為25納米，氮化矽鈍化層的厚度為35納米。
最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。