高階溫度補償帶隙基準電壓源的製作方法

2024-03-03 11:36:15

本發明涉及模擬集成電路技術領域，特別涉及一種高階溫度補償帶隙基準電壓源。

背景技術：

在模擬以及混合信號等集成電路的設計中，帶隙基準電壓源是一個極其重要的模塊。它為比較器，運放，偏置等其它電路模塊提供一個不隨溫度和電源變化的參考電位。其穩定性以及輸出值隨溫度變化的特性的優劣，會大大影響整體電路系統的性能。在模數和數模轉換器、傳感器、電源管理控制器等各種高精度測量儀表中，它直接決定系統的性能和精度。

現有的帶隙基準電壓的產生方式是通過將一個具有負溫度係數的電壓與一個具有正溫度係數的電壓按一定比例進行疊加而獲得。其中負溫度係數電壓可以利用三極體基極與發射極電壓(VBE)具有負溫度係數的特性獲得。正溫度係數的電壓可以利用兩個三極體工作在不相等的電流密度下，它們的基極與發射級的壓差(ΔVBE)與絕對溫度成正比的特性獲得。具體實現見圖1，第一PMOS管MP1』、第二PMOS管MP2』、第三PMOS管MP3』的寬長比相同，第一電阻的阻值為R1』、第二電阻的電阻為R2』，利用運放對其輸入端的鉗位特性確保第一節點X與第二節點Y電壓值相等，因此帶隙基準電壓(VREF)：

但由於以下兩點的存在使的傳統帶隙基準電壓的溫度係數太大，不能滿足高精度應用的要求：

由半導體物理理論可知三極體的VBE的具體表達式為：

其中VG0代表絕對零溫時的基準電壓。VBE0代表溫度為是T0時的基極與發射極壓差。η為由具體工藝所確定的參數，VT為熱電壓，其與溫度成正比。

2、兩個工作在不同電流密度下的三極體的VBE的差值(ΔVBE)的表達式為：

其中IC1與IC2代表兩個不同三極體的集電極電流，IS代表三極體發射極的飽和反偏電流，k代表玻爾茲曼常數，q代表電子電荷。

從(1.2)式中可以看出VBE的表達式除了包含溫度的負的一次函數的第二項以外，第二和第三項會使VBE的表達式含有溫度的負的高階項。而從(1.3)式中可知ΔVBE的表達式為溫度的正的一次函數。

因此在傳統的帶隙結構中，僅僅能消除與溫度有關的一次項部分對基準電壓的影響。由於VBE的溫度係數不固定，因此隨著溫度的變化，基準電壓值也會變化，不能滿足高精度和大溫度範圍的應用。

技術實現要素：

為了解決相關技術中基準電壓值會隨溫度而變化，不能滿足高精度和大溫度範圍的應用的問題，本發明提供一種高階溫度補償帶隙基準電壓源。所述技術方案如下：

該高階溫度補償帶隙基準電壓源包括：電流偏置模塊、正溫度係數產生模塊和基準電壓輸出模塊，其中：電流偏置模塊用於產生正溫度係數的電流；正溫度係數產生模塊用於對正溫度係數的電流進行鏡像，利用鏡像後的電流產生正溫度係數；基準電壓輸出模塊用於根據正溫度係數產生模塊產生的正溫度係數產生基準電壓。

可選的，電流偏置模塊包括：第一PMOS管、第二PMOS管、第一三極體、第二三極體、第三三極體、第四三極體以及第一電阻，第一PMOS管的柵極與第一PMOS管的漏極相接，第一PMOS管的源極與VIN端相接；第二PMOS管的柵極與第一PMOS管的柵極相接，第二PMOS管的源極與VIN端相接，第二PMOS管的漏極與第二三極體的集電極相接；第一三極體的基極與第二三極體的基極相接，第一三極體的發射極與第三三極體的集電極相接，第一三極體的集電極與第一PMOS管的漏極相接；第二三極體的基級與第二三極體的集電極相接，第二三極體的發射極與第四三極體的集電極相接；第三三極體的基極與第四三極體的集電極相接，第三三極體的發射極與第一電阻的第一端相接；第四三極體的基極與第三三極體的集電極相接，第四三極體的發射極接地，第一電阻的第二端接GND；

正溫度係數產生模塊包括：第三PMOS管、第四MOS管、第五三極體、第六三極體、第二電阻以及第一NMOS管，第三PMOS管的柵極與第一PMOS管的柵極相接，第三PMOS管的源極與VIN相接，第三PMOS管的漏極與第五三極體的集電極相接；第四PMOS管的柵極與第三PMOS管的柵極相接，第四PMOS管的源極接與VIN相接，第四PMOS管的漏極與第六三極體的集電極相接；第五三極體的基極與基準輸出模塊中的第四電阻的第一端相接，第五三極體的發射極與第二電阻的第一端相連，第五三極體的集電極與第三PMOS管的漏極相連；第六三極體的基極與基準輸出模塊中的第五電阻的第一端相連，第六三極體的發射極與第二電阻的第二端相連，第六三極體的集電極與第四PMOS管的漏極相連；第二電阻的第二端與第一NMOS管的漏極相連；第一NMOS管的柵極與第五三極體的集電極相連，第一NMOS管的源端接GND；

基準輸出模塊包括第五PMOS管、第六PMOS管、第三電阻、第四電阻、第五電阻、第七三極體、第八三極體、第九三極體、第十三極體第二NMOS管以及電容；第五PMOS管的柵極與第四PMOS管的柵極相連，第五PMOS管的源端接VIN，第五PMOS管的漏端與第三電阻的第一端相連；第六PMOS管的柵極與第五PMOS管的柵極相連，第六PMOS管的源端接VIN，第六PMOS管的漏極與第十三極體的集電極相連；第三電阻的第一端與第五PMOS管的漏極相連，第三電阻的第二端與第八三極體的集電極相連；第十三極體的基極與第三電阻的第一端相連，第十三極體的發射極與第五三極體的基極相連；第八三極體的基極與第三電阻的第二端相連，第八三極體的發射極與第七三極體的集電極相連；第四電阻的第一端與第十三極體的發射極相連，第四電阻的第二端與第五電阻的第一端相連；第七三極體的基極與第八三極體的發射極相連，第七三極體的發射極與第二NMOS管的漏極相連；第五電阻的第一端與第六三極體的基極相連，第五電阻的第二端與第九三極體的集電極相連；電容的第一端與第六三極體的集電極相連，電容的第二端與第二NMOS管的漏極的相連；第二NMOS管的柵極與電容的第一端相連，第二NMOS管的源極接GND；第九三極體的基極與第五電阻的第二端相連，第九三極體的發射極接GND；

第一PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管的寬長比相同。

通過上述技術特徵，本發明所能實現的有益效果至少為：

通過在產生ΔVBE的兩個三極體的發射極之間插入一個電阻引入失調，使ΔVBE的最終表達式中出現與溫度相關的正的高階項，來最終抵消VBE表達式中與溫度有關的負的高階項，使輸出基準電壓相比傳統帶隙基準電壓源具有更低的溫度係數，提高其輸出精度。

應當理解的是，以上的一般描述和後文的細節描述僅是示例性的，並不能限制本發明。

附圖說明

此處的附圖被併入說明書中並構成本說明書的一部分，示出了符合本發明的實施例，並與說明書一起用於解釋本發明的原理。

圖1是現有技術中提供的一種帶隙基準電壓源的示意圖；

圖2是本發明根據一示例性實施例提供的高階溫度補償帶隙基準電壓源的示意圖。

具體實施方式

這裡將詳細地對示例性實施例進行說明，其示例表示在附圖中。下面的描述涉及附圖時，除非另有表示，不同附圖中的相同數字表示相同或相似的要素。以下示例性實施例中所描述的實施方式並不代表與本發明相一致的所有實施方式。相反，它們僅是與如所附權利要求書中所詳述的、本發明的一些方面相一致的裝置和方法的例子。

本發明實施例提出一種通過引入失調使得在正溫度係數ΔVBE的表達式中出現與溫度相關的高階項，來抵消VBE表達式中與溫度有關的負的高階項對基準輸出的影響的帶隙基準電路。

本發明的實施例中提供的高階溫度補償帶隙基準電壓源可以包括電流偏置模塊、正溫度係數產生模塊和基準輸出模塊，其中：電流偏置模塊用於產生正溫度係數的電流；正溫度係數產生模塊用於對正溫度係數的電流進行鏡像，利用鏡像後的電流產生正溫度係數；基準輸出模塊用於根據正溫度系統產生模塊產生的正溫度係數產生基準電壓。

在一種可選的實現方式中，高階溫度補償帶隙基準電壓源的電路結構可以參見圖2所示，在圖2中，電流偏置模塊包括：第一PMOS管MP1、第二PMOS管MP2、第一三極體Q1、第二三極體Q2、第三三極體Q3、第四三極體Q4以及第一電阻R1，MP1的柵極與MP1的漏極相接，MP1的源極與VIN端相接；MP2的柵極與MP1的柵極相接，MP2的源極與VIN端相接，MP2的漏極與Q2的集電極相接；Q1的基極與Q2的基極相接，Q1的發射極與Q3的集電極相接，Q1的集電極與MP1的漏極相接；Q2的基級與Q2的集電極相接，Q2的發射極與Q4的集電極相接；Q3的基極與Q4的集電極相接，Q3的發射極與R1的第一端相接；Q4的基極與Q3的集電極相接，Q4的發射極接地，R1的第二端接GND。

正溫度係數產生模塊包括：第三PMOS管MP3、第四MOS管MP4、第五三極體Q5、第六三極體Q6、第二電阻R2以及第一NMOS管MN1，MP3的柵極與MP1的柵極相接，MP3的源極與VIN相接，MP3的漏極與Q5的集電極相接；MP4的柵極與MP3的柵極相接，MP4的源極接與VIN相接，MP4的漏極與Q6的集電極相接；Q5的基極與基準輸出模塊中的第四電阻R4的第一端相接，Q5的發射極與R2的第一端相連，Q5的集電極與MP3的漏極相連；Q6的基極與基準輸出模塊中的第五電阻R5的第一端相連，Q6的發射極與R2的第二端相連，Q6的集電極與MP4的漏極相連；R2的第二端與MN1的漏極相連；MN1的柵極與Q5的集電極相連，MN1的源端接GND。

所述基準輸出模塊包括第五PMOS管MP5、第六PMOS管MP6、第三電阻R3、R4、R5、第七三極體Q7、第八三極體Q8、第九三極體Q9、第十三極體Q10、第二NMOS管MN2以及電容C1；MP5的柵極與MP4的柵極相連，MP5的源端接VIN，MP5的漏端與R3的第一端相連；MP6的柵極與MP5的柵極相連，MP6的源端接VIN，MP6的漏極與Q10的集電極相連；R3的第一端與MP5的漏極相連，R3的第二端與Q8的集電極相連；Q10的基極與R3的第一端相連，Q10的發射極與Q5的基極相連；Q8的基極與R3的第二端相連，Q8的發射極與Q7的集電極相連；R4的第一端與Q10的發射極相連，R4的第二端與R5的第一端相連；Q7的基極與Q8的發射極相連，Q7的發射極與MN2的漏極相連；R5的第一端與Q6的基極相連，R5的第二端與Q9的集電極相連；C1的第一端與Q6的集電極相連，C1的第二端與MN2的漏極的相連；MN2的柵極與C1的第一端相連，MN2的源極接GND；Q9的基極與R5的第二端相連，Q9的發射極接GND。

在電流偏置模塊中，MP1、MP2、Q1、Q2、Q3、Q4、R1形成自偏置結構，產生正溫電流IMP1。

由於三極體Q1與Q2的基極相連，所以有如下公式：

VB(Q1)＝VB(Q2) (2.1)

VBE(Q4)+VBE(Q1)＝IMP1×R1+VBE(Q3)+VBE(Q2) (2.2)

n1為三級管Q3與Q1的發射極面積比，n2為三級管Q2和Q4的發射極面積比。

正溫係數的產生模塊中MP3和MP4鏡像正溫電流IMP1，且MP1、MP3、MP4寬長比相同。三極體Q6和Q5的發射極面積比為n3，則有：

ΔVBE＝VBE(Q5)+IMP1×R2-VBE(Q6)＝VT×ln n3+IMP1×R2

(2.4)

基準輸出模塊中MP5和MP6鏡像正溫電流IMP1，且MP1、MP5、MP6寬長比相同。

則對基準輸出電壓VREF有：

將(2.3)式和(2.4)式代入(2.5)式可得：

對R4和R5選取具有相同溫度係數的電阻，對R2選取具有正溫度係數k2的電阻，對R1選取具有負溫度係數k1的電阻，對(2.6)式方括號中第二項進行泰勒展開，其中R2T0和R1T0分別為電阻R2和R1在絕對零溫時的阻值，則有：

從(2.7)式中可以知道此時VREF的表達式中，不僅含有與溫度有關的正的一階項，還有與溫度有關的正的高階項。因此如果合理選取n1、n2、n3的大小，電阻R1、R2的阻值以及它們的溫度係數，那麼不但可以完全消除VBE中與溫度有關的負的一階項和二階項對基準輸出的影響，還可以削弱VBE中與溫度有關的負的高階項對基準輸出的影響。

綜上所述，本發明提出的高階溫度補償帶隙基準電壓源相比傳統帶隙基準電壓源可以更好的減小基準電壓的溫度係數，提高其輸出精度。