高壓傳感器裝置及其方法

2024-01-24 02:07:15 1

專利名稱：高壓傳感器裝置及其方法
技術領域：
本發明一般涉及電子學，尤其涉及製造半導體器件和結構的方法。
背景技術：
過去半導體工業應用多種方法形成控制高壓系統的半導體器件，這種高壓系統的 一個例子是一個由高壓值的輸入電壓操作的電源控制器。這些現有的半導體器件的一個問 題是，不能以連續的方式檢測高壓值。典型地，用外部電路提供代表高壓值的電壓。例如， 控制器可能由幾百伏的電壓操作，而且輸入電壓值可能隨時間改變。為了有效地操作，在控 制器運行期間，控制器可能需要在電壓改變時檢測電壓值，不能在半導體晶片上提供檢測 高壓的裝置，導致利用外部元件，這將增加系統費用。因此，需要能檢測高壓信號的半導體器件。


圖1示意性地圖示了根據本發明的高壓半導體器件的一部分的實施例的電路圖；圖2說明了根據本發明的圖1中的半導體器件的一部分的實施例的放大平面圖；圖3說明了根據本發明的圖2的半導體器件的實施例的剖面部分；圖4示意性地圖示了根據本發明的高壓半導體器件的一部分的另一實施例的電 路圖；圖5說明了根據本發明的高壓半導體器件的另一實施例的放大剖面部分；圖6示意性地圖示了根據本發明的作為圖1的器件的可替換實施例的高壓半導體 器件的一部分的實施例的電路圖；圖7說明了根據本發明的圖6的高壓半導體器件的實施例的部分放大平面圖；圖8示意性地圖示了根據本發明的利用圖1中高壓半導體器件的系統的一部分的 實施例的電路圖。
具體實施例方式為了簡單和清楚地說明，圖中各組成部分不必按比例，相同的標號在不同的圖中 指示同一組成部分。而且，為簡化描述，省略了眾所周知的描述和細節。這裡使用的載流 電極表示輸送電流通過裝置的該裝置的一個單元，例如M0S電晶體的源極和漏極，或者雙 極性電晶體的發射極和集電極，或者二極體的陰極和陽極，控制極表示控制電流通過裝置 的該裝置的一個單元。例如M0S電晶體的柵極或雙極性電晶體的基極，儘管這裡用某一種 N溝道或P溝道來說明裝置，本領域的技術人員將意識到根據本發明的互補裝置也是可行 的。為使圖清晰，裝置結構的摻雜區用直線邊沿和精確的拐角來圖示，然而，本領域技術人員知道，由於摻雜劑的擴散和活化，摻雜區一般說來並非直線，拐角不是精確的角度。圖1圖解地說明了高壓半導體器件10的一部分的一個優選實施例的電路圖。該 器件10形成代表高壓值的輸入電壓的低壓檢測信號。器件10包括接收高壓並在檢出輸出 16上產生代表高壓的檢測信號的高壓檢測部件11。當輸入電壓值變化時，檢測信號也變 化。形成的器件10還響應施加在控制輸入25上的控制信號在輸出24上電流第一輸出電 流。在一個實施例中，部件11是高壓電晶體和器件10中檢測器件28的一部分，器件 28形成為包括JFET電晶體18和金屬氧化半導體(M0S)電晶體19的合併電晶體。器件10 也可以包含偏置電阻器21來為電晶體19的柵極提供偏置電流。本領域的技術人員知道器 件28中的例如電晶體18和19那樣的電晶體。Tisinger等的美國專利號5，477，175公開 了類似電晶體18和19裝置的一個例子，該專利於1995年12月19日公布，通過引用而結 合於此。在其它實施例中，電晶體19可以是其它的例如J-FET或雙極性電晶體那樣的晶體 管結構。在其它的實施例中，電阻器21可以是其它結構，比如JEFT。器件10被形成來接收 輸入23的輸入電壓並在輸出16上產生檢測信號。過去，檢測在高壓半導體器件上的高壓值很困難。例如，在某些世界範圍內的線 路電壓應用中，輸入電壓可能超過400伏特(400V)，並且在某些情況下，輸入電壓可能高達 700伏特(700V)。例如，用於電源供電系統的變壓器回掃電壓可能增加400伏輸入電壓至 700 伏。在下文還將看到，部件11以促進接收這種高壓和響應地形成檢測信號的方式構 成。在一個實施例中，部件11是一個連接在輸入23和施加在包括部件11的半導體器件的 最低電壓間的電阻分壓器。儘管可能使用其它值，最低電壓一般使用接地參考電壓。電阻 分壓器包含和第二電阻器13串聯的第一電阻器12，其中在電阻間的公共連接處的公共節 點產生檢測信號。電阻器12隻有一端連接到電晶體18或19中的任一個的載流電極或端 子。為了方便裝置接收檢測信號，電阻器12的另一端或低壓端不是連接電晶體18和19而 連接到輸出16。而且電阻器13的兩端都沒有連接到電晶體18和19的載流極。因此，部件 11的低壓端沒有連接到高壓器件28以及電晶體18與19。僅有一個端子連接到器件28以 及電晶體18與19，幫助保證檢測信號是低電壓。為最小化部件11的功率損耗，電阻器12 和13取很大的阻值。在一個示例性實施例中，電阻器12和13串聯的總電阻一般不小於約 15兆歐姆，但在其它實施例中也可以是其它值。為了幫助提供器件10的功能，電晶體18的漏極一般連接到輸入23和部件11的 第一端子15。電阻器12的第一端子連接到端子15，電阻器12的低壓端子連接到輸出16。 部件11的連接端子14連接到器件28的最低電壓點。電阻器13的第一端子連接到輸出 16，它的第二端子連接到端子14。電晶體18的源極連接到公共節點20和電晶體19的漏 極上。電晶體19的柵極連接到輸入25和電阻器21的第一端子，它的源極連接到輸出24。 電阻器21的第二端子連接到節點20。圖2將更為詳細地說明電晶體18柵極連接。圖1中描述的器件10的一個實施例的一部分用一個放大的平面圖2來說明。圖 3圖示了在圖2中沿截線3-3的器件10的部分，該描述參考圖2和圖3放大的剖面。部件 11的電阻器12和13形成在J-FET18的一部分之上，電晶體18在高壓運行期間，載流子基 本上耗盡。電晶體18的耗盡區允許部件11承受施加於器件10的高壓，並且在輸出16上產生檢測信號。圖2中，一般用箭頭和虛線來標識電晶體19。一般說來，半導體18和19形成在半 導體襯底40的表面上的封閉幾何形狀，典型的封閉幾何形狀有同心的中心而且有交疊的 周邊。在優選的實施例中，封閉幾何形狀形成為具有各種半徑的的同心的圓或圓弧。為說 明清晰，使用了優選的實施例。然而，本領域的專業技術人員將意識到，其它封閉形狀如橢 圓、方形、五邊形、六邊形、叉指等，也可以用來代替圓形，而且電晶體18和19可以有不同的 長度和寬度。在優選的實施例中，電晶體18的封閉幾何形狀形成為半徑遞增的同心圓。電晶體 19幾何形狀的第一部分形成為一個圓，第二部分形成為一個圓的圓弧，該圓弧半徑大於晶 體管18的圓部分的半徑。在襯底40的表面上形成了一個圓形的摻雜區41。在優選實施例 中，摻雜區41的摻雜剖面不是有多層摻雜區的分級剖面，而是在區域41基本恆定。這種非 分級的摻雜剖面使製造簡化，並減少了造價。應該理解摻雜濃度可以隨深度和正常縱向的 變化而變化，但是，形成的摻雜剖面不是從在一個位置的高濃度基本上逐漸地向在第二位 置的較低摻雜變化。區域41和襯底40的摻雜類型相反。優選地是，襯底40是P型並且電 阻率大約為80歐姆-釐米，區域41是摻雜濃度大約為1E15釐米_3至2E15釐米_3的N型。 區域41 一般有7到8微米厚。區域41的一部分形成了電晶體18和19的一部分。電晶體 18的漏極觸點46形成為在襯底40的表面並在區域41內的摻雜區。觸點46的形狀是一個 圓心為47，有第一半徑的第一中空圓。觸點46和區域41同圓心但半徑比區域41小。由於 觸點46的形狀是中空的圓，在觸點46的下面形成了區域41的內部的第一圓(見圖3)。這 第一部分形成了電晶體18的漏極區。區域41的第二圓形部分42從觸點46的外圓周向區 域41的外沿44延伸，並且形成了電晶體18的溝道。襯底40和區域41的界面的功能是用 作J-FET電晶體18的柵極。區域41的第三部分緊鄰邊沿44，並且至少在柵極導體54的一 部分下面，一般認為該第三部分是電晶體18的源極和電晶體19的漏極。典型地，襯底40， 從而電晶體18的柵極，連接到使用器件10的電路中的最低電勢上。因此，電晶體18的漏 極和源極形成為封閉的幾何圖形，其中源極半徑比漏極大。並且，利用一個摻雜區形成晶體 管18的源極、漏極和電晶體19的漏極。電晶體19的源極區49形成為在襯底46的表面的一個摻雜區，並且形成為半徑比 電晶體漏極半徑大的圓弧。典型地，源極區49的內部在柵極導體54下面。在源極區49內 形成了摻雜區，該摻雜區用作電晶體19的源極觸點50。注意，在器件10的分接開口(tap opening) 70 (見圖2)處，源極區49和觸點50不連續，因此，區域49和觸點50是圓弧。在 電晶體18和19外部，觸點區63形成為襯底40中的摻雜區。觸點區63用來把電阻器13 的一個末端或端子連接到襯底40。電晶體19的本體(body)區48形成為在柵極導體54下 面的襯底40的表面上的摻雜區。優選地，為了使電晶體18形成為N溝道J-FET電晶體並 且電晶體19形成為N溝道M0S電晶體，襯底40、本體區48和觸點區63是P型材料，而區域 41、源極區49和觸點50是N型材料。在襯底40上形成柵極絕緣體52，它覆蓋了區域48和至少區域49的內邊沿。典 型地，為了使電晶體19更好地運行，絕緣體52是薄層二氧化矽，厚度一般不超過50到 60(50-60)納米。在襯底上形成了更厚的絕緣體53，它在觸點61下面並覆蓋部分42。典型 地，觸點61連接到圖1中的端子23，一般說來，為幫助在電阻器12、13和下面的矽結構之間提供高的擊穿電壓，絕緣體53至少比絕緣體52厚10到30倍。絕緣體53厚度一般不小於 1至2(1-2)微米。形成的柵極導體54用來覆蓋至少絕緣體52的一部分。當導體54形成 後，用於導體54的材料也形成在絕緣體53上，並被刻圖以形成如圖2和圖3所示的螺線形 圖案。螺線形圖案形成電阻器12和13。典型地，用於導體54的材料是多晶矽。為使電阻 器12、13和導體54的電阻率有一個合乎需要的值，用於形成電阻器12和13的多晶矽部分 的摻雜可以和導體54相同或不同。在一個實施例中，用於電阻器12、13的多晶矽的片狀電 阻不小於約20歐姆/sq.，或者，可以與導體54分離地形成用於電阻器12、13的材料。為使 電阻器12、13有高的電阻，圍繞中心47的螺線形圖案的圈數應儘可能多。在螺線形圖案的 相鄰部分使用至少最小間距減小了圖案相鄰部分間的電場。在一個實施例中，螺線形圖案 有大約35圈。螺線形圖案相鄰圈之間的間距的典型值大約是1到2(1-2)微米。其它圖案 可用來形成電阻器12和13。例如，圖案可以形成為橢圓，方形、五邊形、六邊形等，當下面的 區域41有這種形狀時。另一個諸如層間介質的絕緣體54，用來遮蓋電阻器12、13、導體54 和位於在電晶體18、19外部的襯底40的部分。螺線形圖案相鄰部分間最小間距的使用也 減少了跨過絕緣體57的橫向電場，因此減少了擊穿的可能性，並且增加了部件11可檢測的 電壓值，所述絕緣體57分隔螺旋形圖案的相鄰部分。應指出，為畫圖清晰，絕緣體57沒有 示於圖2中。通過絕緣體57中的開口形成導體35，它和螺線形圖案電接觸，並且把圖案形 成電阻器12和13。通過絕緣體57中的另一個開口形成另一個導體64，並且它和螺線的末 端或端子電接觸，並通過觸點區63把電阻器13的末端或端子連接到襯底40。通過在絕緣 體57中的開口形成另一個導體59，它覆蓋觸點50以形成到其的電接觸以形成器件10的源 極導體。觸點61可作為形成導體35、59和64的一部分而形成，也可在其後形成，應注意為 了畫圖清晰，導體59沒有在圖2中示出。參考圖2，在器件11的螺線的一圈通過開口 70的地方，形成導體35，它延伸經過 導體54並通過開口 70形成了輸出16。接著輸出16可以連接到襯底40上形成的比如運算 放大器或比較器那樣的部件(沒有示出)。導體35為了方便和器件10外部的部件電接觸， 而伸展到電晶體19的外部。形成的導體64與螺線的末端電接觸，並且通過觸點區63將電 阻器13的一個末端或端子連接到襯底40 (圖3)。柵極導體54的一部分被形成來也延伸通 過開口 70並形成一個連接片(tab) 71以促進與柵極導體54的接觸。電阻器21也形成為 在器件28之外的襯底40的表面上的摻雜區，為了與區域41在邊沿44和節點20電接觸， 電阻器21的一個末端延伸到連接片7的下面(由虛線表示)。電阻器21的第二末端通過 金屬連接72連接到連接片71。為了方便產生到區域48的連接，區域48的一部分延伸通過 開口 70。為畫圖清晰，區域48延伸通過開口 70沒有示出。在操作中，電晶體18的J-FET功能用於平均分配高電場電壓，該電場施加在整個 區域41，特別是區域42的電晶體18的漏極和源極之間。因此，在電晶體18的開或關的狀 態，高電場電壓對電阻器12和13的影響都可以忽略，反之也成立。在整個電阻器12和13 上平均分配的電勢對處於下面的電晶體18的摻雜區的影響也可忽略。典型地，襯底40連 接到使用器件10的系統的最低電壓上。當高輸入電壓施加到輸入23上時，襯底40和區域 41之間大的電壓差引起電晶體18基本耗盡載流子。這種耗盡將存在於襯底40和電晶體18 的部分42中。作為高輸入電壓的結果，跨過部分42的電勢，一般將引起區域42基本耗盡， 而且電晶體18將工作在夾斷狀態下。選擇襯底40和區域41的摻雜濃度，使摻雜濃度低到在施加到輸入23電壓處提供基本上的耗盡。在大多數實施例中，大於約5V的電壓，典型地， 約40到50伏(40V-50V)的電壓施加到輸入23，最好施加大約400至700伏(400-700V)。 襯底45和區域42的聯合耗盡效應可以通過簡單地延伸它們的耗盡區寬度，而不用超過矽 的大約0. 3兆伏/釐米的臨界電場，來承受這種高壓。部件11和底層區域42的頂表面間的垂直電勢，在任何給定部分由絕緣體53的 厚度來承受，儘管有一小部分可能由部件11的材料承受。由於高壓施加於區域42，並且高 壓電施加於電阻器22的一個端子，所以在絕緣體53和器件11之間，只有這些電壓的適中 的差仍被垂直地支持。通過絕緣體53的厚度承受了大部分垂直電壓，同時保持電場大大 低於絕緣體53的材料的擊穿電場。典型地，材料是二氧化矽，材料相應的擊穿電場大約10 兆伏/釐米。由於材料的低電阻率，部件11隻承受小部分垂直電壓。該材料一般是摻雜的 多晶娃，其摻雜濃度不小於大約1 X 1018到1 X 1019電子/釐米3。例如，當在輸入23上施 加約700伏(700V)電壓時，跨過部件11和絕緣體53的垂直電壓可以是大約60到70伏特 (60-70V)。這60到70伏特的垂直電壓中，一般有小於約一伏特的電壓垂直降落在部件11 上，其它電壓降在絕緣體53上。一般地，電阻器12和13的圖案上的每一點的電勢和底層 區域42相應點的電勢將互相跟蹤。這幫助最小化它們之間的垂直電場值。可通過調整相 對於電晶體18的象觸點46和邊沿44這些部分的絕緣體53上的電阻器11的兩末端的位 置來改變可維持的垂直電壓。由於至少部分42基本耗盡載流子，區域41提供了襯底40和 部件11間的隔離。因此，高電場沒有引起襯底40擊穿。從而，區域41和絕緣體53幫助部 件11的運行。本領域技術人員將意識到，在所有運行情況下，不是所有的載流子從部分42 耗盡，而是，絕大部分載流子被耗盡，而且，在這種情況下，該區域被稱為載流子耗盡區或耗 盡區或基本載流子耗盡區。本領域技術人員也知道，部件11和相應電阻器12和13可以形 成來覆蓋其它這些的耗盡區，而且不僅僅是J-FET的耗盡區。圖4圖示了器件30的實施例的電路圖，該實施例是圖1中器件10的可替換的實 施例。器件30包括一個高壓檢測部件32，它是部件11的可替換實施例。部件32接受高 壓並在檢測輸出16上形成檢測信號。電阻器13的一個端子延伸到器件28的有效區域外 面並且形成連接端子14。器件30包括一個節電開關22，用於選擇性地將端子14切換到施 加於部件32上的最低電壓。開關22包括開關控制輸入17，它用來使能或禁用開關22。例 如，開關22周期性地使能以在輸出16上形成檢測信號，接著在檢測信號被使用後被禁用。 禁用開關22減少32單元的功率損耗並且仍允許部件32類似於部件11形成檢測信號。圖5圖示了包含部件11的半導體器件150的部分實施例的放大剖面圖。在類似圖 2和圖3的襯底40的半導體襯底140上形成器件150。在襯底140的表面形成摻雜區141。 區域141的摻雜和絕緣特性和區域41類似，形成觸點161去接收高輸入電壓。節點161也 被形成去和電阻器12的一個端子接觸，並且提供到區域141的連接，因此，由觸點161接收 的高壓施加在區域141。在襯底140中形成的接觸區163和區域63相似。電阻器13的第 二末端或端子延伸通過絕緣體53以與區域163電接觸。和部件11相似，區域141和絕緣 體53是部件32的一部分。器件150可以是脈寬調製(PMW)電源控制器或者其它類型的可 以利用部件11檢測高壓信號連續變化值的器件的一部分。圖6圖示了高壓半導體器件80實施例的電路圖，該實施例是器件10的可替換實 施例。部件11包括電阻器12但省略電阻器13。電阻器12的一個端子被連接去接收高輸
7入電壓，第二端子連接到輸出16以為提供低壓檢測信號。和器件10類似，為最小化部件11 的功率損耗，電阻器12的值選得很大，典型值不小於15兆歐。器件80也包括電流鏡，被配置去接收檢測信號，並響應地在輸出88上產生輸出電 壓，該電壓代表輸入23上接收的高輸入電壓。電流鏡包括鉗位二極體81，比較器電晶體84， 電流源85。通過連接電晶體84和電流源85形成輸出88。二極體81把電阻器12的低壓 端和在電晶體84的基極的電壓鉗位到固定電壓。電流鏡的端子86 —般被連接來接收在輸 出24上得到的工作電壓。當在輸入23上的電壓值增加時，流過電阻器12的電流82的值 也增加。電流82的增加使電晶體84能導通更多電流並且減少輸出88上的電壓。因此，當 輸入23上的高輸入電壓值增加時，輸出88上的檢測信號值響應地下降，並且用作比較器輸 出，當通過電阻器12的電流比電流源85的電流大時，切換狀態。應理解可用一個電阻代替 電流源85，並且輸出88能產生代表在輸入23上接收的電壓值的模擬電壓。圖6中描述的器件80的實施例的一部分的放大平面圖用圖7來說明這種描述參 考了圖6和圖7。圖7中說明的器件80的部分省略了器件80的電流鏡。和器件10類似， 形成電阻器12來覆蓋J-FET18的一部分，其在電晶體18工作期間基本耗盡載流子。由於 器件80省略了電阻器13，電阻器12的圖案一般延伸以包括圖2和圖3中用作電阻器13的 圖案。注意電阻器12的一個端子被連接以接收來自輸入23的高輸入電壓，電阻器12的另 一個端子連接到輸出16，而不是連接到電晶體18或19的載流極。圖8概略地圖示了電源控制系統100的一個具體實施例的一部分。該控制系統利 用器件10調節系統100的輸出電壓值，系統100接收輸入端110和111之間的體輸入電 壓，並且控制電源開關105以在輸出端112和113之間提供輸出電壓，器件10接收輸入23 上的體電壓並提供檢測信號給輸出16。系統100的電源控制系統101有PWM控制器103， 控制電路102和器件10。器件10也用來為控制器103和電路102的工作提供啟動電壓。 放大器104接收檢測信號並放大該信號，電路102接受放大的檢測信號並處理它而為控制 器103提供控制功能。除了其他功能，控制功能可包括線路欠壓檢測和斷路，線路過壓檢測 和斷路，輸入功率檢測和限制，用於電流模式斜波補償的線路前饋(feed-forward)，功率限 制，和/或備用操作。本領域技術人員將理解器件30，80或150也可用來代替器件10。在另一實施例中，節點23連接到代替輸入110的開關105的漏極，並且當開關105 不導通時，放大的檢測信號是可由控制電路102利用來調節作為變壓器的回掃電壓的函數 的輸出電壓。當開關105沒有導通時，控制電路102也可以檢測回掃電壓來測定變壓器在 某時間點是否保存有能量。綜上所述，顯然，公開了一個新的裝置、形成該裝置的方法和使用該裝置的方法。 除了其它特徵，本發明包括形成一個覆蓋摻雜區的高壓部件，該摻雜區在高壓部件工作期 間可基本被耗盡載流子。本發明還包括形成覆蓋在厚絕緣體上的高壓部件，所述絕緣體例 如為場氧化物，它覆蓋摻雜區的一部分。為使說明清楚，全文使用了「連接」這個詞，然而， 它和「耦合」在全文中有相同的意義。相應地，「連接」應被理解為直接連接或間接連接。
權利要求
一種檢測高電壓的方法，包括提供半導體襯底；形成位於所述半導體襯底之上的檢測元件，以及配置所述檢測元件接收具有近似大於5伏的值的高電壓並且作為響應形成檢測信號，所述檢測信號的值表示所述高電壓的值並且以連續的方式在高電壓的操作範圍上變化，其中所述檢測信號是具有表示高電壓的值的電壓或者具有表示高電壓的值的電流中的一個。
2.如權利要求1所述的方法，還包括配置電路使用所述檢測信號來進行以下各項中的 一個檢測線路欠壓情況、檢測線路過壓情況、確定輸入功率、限制輸入功率、功率限制、控 制待機操作、或用於電流模式斜坡補償的線路前饋功能。
3.如權利要求1所述的方法，其中形成所述檢測元件包括配置電路使用所述檢測信號 來進行以下各項中的一個調節輸出電壓或檢測能量存儲元件的能量轉移狀態。
4.一種檢測電源控制器的高電壓的方法，包括提供半導體襯底；形成位於所述半導體襯底之上的檢測元件，以及配置所述檢測元件接收具有近似大於 5伏的值的高電壓並且作為響應形成檢測信號，所述檢測信號的值表示所述高電壓的值並 且以連續的方式在高電壓的操作範圍上變化；在半導體襯底上形成第一電路；以及配置所述第一電路使用所述檢測信號來進行以下各項中的一個檢測線路欠壓情況、 檢測線路過壓情況、確定輸入功率、限制輸入功率、功率限制、控制待機操作、用於電流模式 斜坡補償的線路前饋功能、調節輸出電壓或檢測能量存儲元件的能量轉移狀態。
5.如權利要求4所述的方法，其中形成檢測元件包括形成檢測元件以接收具有高於 四十伏的值的高電壓。
6.一種形成高電壓檢測元件的方法，包括在半導體襯底上形成半導體器件，其中所述半導體器件具有至少一個高電壓輸入端；形成位於所述半導體襯底的至少一部分之上的檢測元件，以及配置所述檢測元件從高電壓輸入端接收高電壓並且作為響應形成檢測信號，所述檢測 信號的值表示所述高電壓的值，其中所述高電壓的值近似大於四十伏；以及可操作地耦合第一電路以使用所述檢測信號來進行以下各項中的一個檢測線路欠壓 情況、檢測線路過壓情況、確定輸入功率、限制輸入功率、功率限制、控制待機操作、用於電 流模式斜坡補償的線路前饋功能、調節輸出電壓或檢測能量存儲元件的能量轉移狀態。
7.如權利要求6所述的方法，還包括可操作地耦合第二電路以使用所述檢測信號來進 行以下各項中不通過所述第一電路進行的不同的一項檢測線路欠壓情況、檢測線路過壓 情況、確定輸入功率、限制輸入功率、功率限制、控制待機操作、用於電流模式斜坡補償的線 路前饋功能、調節輸出電壓或檢測能量存儲元件的能量轉移狀態。
8.如權利要求6所述的方法，其中在半導體襯底上形成所述半導體器件包括在所述 半導體襯底上形成摻雜區域，形成位於所述摻雜區域的至少一部分之上的檢測元件，其中 所述檢測元件的第一端不耦合到所述摻雜區域。
全文摘要
本發明涉及高壓傳感器裝置及其方法。一種檢測高電壓的方法，包括提供半導體襯底；形成位於所述半導體襯底之上的檢測元件，以及配置所述檢測元件接收具有近似大於5伏的值的高電壓並且作為響應形成檢測信號，所述檢測信號的值表示所述高電壓的值並且以連續的方式在高電壓的操作範圍上變化，其中所述檢測信號是具有表示高電壓的值的電壓或者具有表示高電壓的值的電流中的一個。
文檔編號H01L23/544GK101853798SQ20101017103
公開日2010年10月6日 申請日期2005年12月26日 優先權日2005年1月25日
發明者傑斐遜·W.·霍爾, 穆罕默德·T.·庫杜斯 申請人:半導體元件工業有限責任公司