移位寄存器以及具備它的掃描信號線驅動電路和顯示裝置的製作方法

2023-12-11 11:41:07 2

專利名稱：移位寄存器以及具備它的掃描信號線驅動電路和顯示裝置的製作方法
技術領域：
本發明涉及設置於有源矩陣型顯示裝置的驅動電路的移位寄存器，更加詳細而言，涉及能夠使輸入信號在兩個方向上移位的移位寄存器。
背景技術：
近年來，為了實現顯示裝置的小型化、低成本化等，正在不斷開發在同一基板上形成包含像素電路的顯示部和用於驅動柵極總線(掃描信號線)的柵極驅動器的顯示裝置。 圖23是表示上述現有的顯示裝置的柵極驅動器的一個結構例的框圖。此外，圖M是表示構成柵極驅動器的移位寄存器的ー級的結構例的電路圖。如圖23所示，柵極驅動器包括多級(與柵極總線的根數相等的級)的移位寄存器 90。移位寄存器90的各級，為在各時刻成為兩個狀態(第一狀態和第二狀態)中的任ー個狀態並將表示該狀態的信號作為掃描信號輸出的雙穩態電路。像這樣，移位寄存器90包括多個雙穩態電路SR。各雙穩態電路SR中設置有用於分別接收2相的時鐘信號CKA(下面， 稱為「第一時鐘」)、CKB (下面，稱為「第二時鐘」。)的輸入端子、用於接收低電平的電源電壓VSS的輸入端子、用於接收置位信號SET的輸入端子、用於接收復位信號RESET的輸入端子和用於輸出掃描信號GOUT的輸出端子。從各級(雙穩態電路)輸出的掃描信號GOUT作為置位信號被供給至後一級，作為復位信號被供給至前ー級。如圖M所示，雙穩態電路包括4個薄膜電晶體T91、T92、T93和T94 ；和電容器 C9。另外，該雙穩態電路除了低電平的電源電壓VSS用的輸入端子以外，還具有4個輸入端子91 94和1個輸出端子95。薄膜電晶體T91的源極端子、薄膜電晶體T92的漏極端子和薄膜電晶體T93的柵極端子相互連接。另外，為了方便，將這些相互連接的區域(配線) 稱為 「netA，，。薄膜電晶體T91的柵極端子和漏極端子與輸入端子91 (即，成為ニ極管連接)連接，薄膜電晶體T91的源極端子與netA連接。薄膜電晶體T92的柵極端子與輸入端子92 連接，薄膜電晶體T92的漏極端子與netA連接，薄膜電晶體T92的源極端子與電源電壓VSS 連接。薄膜電晶體T93的柵極端子與netA連接，薄膜電晶體T93的漏極端子與輸入端子93 連接，薄膜電晶體T93的源極端子與輸出端子95連接。薄膜電晶體T94的柵極端子與輸入端子94連接，薄膜電晶體T94的漏極端子與輸出端子95連接，薄膜電晶體T94的源極端子與電源電壓VSS連接。電容器C9的一端與netA連接，電容器C9的另一端與輸出端子95 連接。上述結構中，移位寄存器90的各級(雙穩態電路)按下述方式運行。另外，圖25 是用於說明該移位寄存器90的各級的動作的時序圖。對輸入端子93供給每隔1水平掃描期間成為高電平的第一時鐘CKA。對輸入端子94供給相位與第一時鐘CKA的相位錯開180 度的第二時鐘CKB。在時刻t0以前的期間，netA的電位和掃描信號GOUT的電位(輸出端子95的電位)為低電平。當到達時刻t0吋，對輸入端子91供給置位信號SET的脈衝。如圖M所示，由於薄膜電晶體T91成為ニ極管連接，所以通過該置位信號SET的脈衝，薄膜電晶體T91成為導通狀態，電容器C9得到充電。由此，netA的電位從低電平變化為高電平，薄膜電晶體T93成為導通狀態。這裡，時刻t0 時刻tl的期間中，第一時鐘CKA成為低電平。因此，該期間中，掃描信號GOUT維持低電平。另外，該期間中，由於復位信號RESET成為低電平，所以薄膜電晶體T92維持為斷開狀態。因此，該期間中，netA的電位不會降低。當到達時刻tl吋，第一時鐘CKA從低電平變化到高電平。此時，薄膜電晶體T93成為導通狀態，所以輸入端子93的電位上升並且輸出端子95的電位上升。在此，如圖M所示，在netA-輸出端子95之間設置有電容器C9，所以輸出端子95的電位上升並且netA的電位也上升(netA自舉)。其結果，薄膜電晶體T93被施加大的電壓，掃描信號GOUT的電位上升至第一時鐘CKA的高電平的電位。由此，與該雙穩態電路的輸出端子95連接的柵極總線成為選擇狀態。此外，在時刻tl 時刻t2的期間中，第二時鐘CKB成為低電平。因此， 薄膜電晶體T94維持為斷開狀態，所以在此期間中，掃描信號GOUT的電位不會下降。當到達時刻t2吋，第一時鐘CKA從高電平變化到低電平。由此，輸入端子93的電位降低並且輸出端子95的電位降低，通過電容器C9，netA的電位也降低。另外，在時刻t2， 輸入端子92被供給至復位信號RESET的脈衝。由此，薄膜電晶體T92成為導通狀態。其結果，netA的電位從高電平變化到低電平。另外，在時刻t2，第二時鐘CKB從低電平變化到高電平。由此，薄膜電晶體T94成為導通狀態。其結果，輸出端子95的電位即掃描信號GOUT 的電位成為低電平。如上所述，從各級(雙穩態電路)輸出的掃描信號G0UT，如圖23所示，作為置位信號SET被供給至後ー級。由此，設置於顯示裝置的多根柵極總線逐個水平掃描期間依次成為選擇狀態，逐行地向像素電路內的像素電容進行寫入。關於上述那樣的顯示裝置，提案有能夠切換柵極總線的掃描順序(掃描方向)的結構。圖26是表示美國專利第6778626號說明書中公開的移位寄存器的結構的框圖。在該移位寄存器中，按各級中的每ー級設置有用於切換掃描順序的電路(用於輸入作為與掃描順序相應的選擇信號SW的電路)310,312和314。而且，通過被供給至這些電路310、312 和314的選擇信號SW來進行掃描順序的切換。圖27是表示日本的特表2001-506044號公報中公開的移位寄存器的結構的框圖。 在該移位寄存器中，各級被從前一級或後一級供給置位信號，被從前ー級的前一級或後一級的後ー級供給復位信號。通過這樣的結構，不使用切換掃描順序用的選擇信號，就能夠進行柵極總線的掃描順序的切換。此外，以能夠切換柵極總線的掃描順序為目的，列舉以下的內容。例如，在液晶顯示模塊在出貨目的地根據用戶組裝到電視中的情況下，存在組裝方向根據出貨目的地而不同(例如上下相反)的情況。此時，若在出貨目的地能夠進行掃描順序的切換，則能夠進行用戶的所期望的圖像顯示。另外，提案有能夠看見映於鏡子的圖像的電視，如果能夠進行掃描順序的切換，則即使是映於鏡子的畫面，利用者也能夠看見通常狀態的圖像。現有技術文獻專利文獻專利文獻1 美國專利第6778626號說明書專利文獻2 日本專利特表2001-506044號公報

發明內容
但是，根據美國專利第6778626號說明書記載的結構，如上所述，在移位寄存器的各級均需要用於對掃描順序進行切換的電路310、312和314。因此，電路面積和消耗電流增大，並且導致成本上升。另外，對於用於切換掃描順序的電路310、312和314，當構成為通過選擇信號SW來進行開關的切換吋，根據那樣的結構，在顯示裝置的動作中，構成開關的電晶體會被維持為導通狀態。因此，在作為開關採用使用非晶矽的薄膜電晶體等的情況下，當高溫老化時發生電晶體的閾值電壓的移位，產生異常動作。因此，不能確保高可靠性。另外，近年來，面板的大型化和高解析度化正在發展，防止對像素電容的充電不足成為課題。與此相關，根據日本的特表2001-506044號公報中公開的移位寄存器，沒有同時選擇多個柵極總線的期間(圖觀參照)。因此，例如當正方向掃描時，在進行第k行的充電期間不能對第(k+Ι)行實施預先的充電(預充電)。為了能夠在該移位寄存器進行預充電，必須構成為使用6個以上的時鐘信號。於是，本發明的目的在於，實現能夠抑制電路面積的増大、消耗電流的增大和對像素電容的充電不足，並且能夠切換掃描信號線的掃描順序的移位寄存器。解決問題的手段本發明的第一方面是ー種移位寄存器，該移位寄存器包含具有第一狀態和第二狀態並相互串聯連接的多個雙穩態電路，上述多個雙穩態電路根據至少4相時鐘信號依次成為第一狀態，上述至少4相時鐘信號包含作為第一時鐘信號和第二時鐘信號被供給至上述多個雙穩態電路中的第奇數級雙穩態電路中的2相時鐘信號；和作為上述第一時鐘信號和上述第二時鐘信號被供給至上述多個雙穩態電路中的第偶數級雙穩態電路中的2相時鐘信號，其特徵在幹各雙穩態電路具有輸出節點，其輸出表示上述第一狀態和上述第二狀態中的任ー狀態的狀態信號；輸出控制用開關元件，該輸出控制用開關元件的第二電極被供給上述第一時鐘信號，該輸出控制用開關元件的第三電極與上述輸出節點連接；第一第一節點充電部，其用於根據從該各雙穩態電路的前一級雙穩態電路輸出的狀態信號，對與上述輸出控制用開關元件的第一電極連接的第一節點進行充電；第二第一節點充電部，其用於根據從該各雙穩態電路的後一級雙穩態電路輸出的狀態信號，對上述第一節點進行充電；第一第一節點放電部，其用於根據從該各雙穩態電路後的第三級雙穩態電路輸出的狀態信號，對上述第一節點進行放電；和第二第一節點放電部，其用於根據從該各雙穩態電路前的第三級雙穩態電路輸出的狀態信號，對上述第一節點進行放電。本發明的第二方面的特徵在幹，在本發明的第一方面中，上述第一時鐘信號和上述第二時鐘信號的相位相互偏差180度。本發明的第三方面的特徵在幹，在本發明的第一方面中，被供給至上述第奇數級雙穩態電路的2相時鐘信號和被供給至上述第偶數級雙穩態電路的2相時鐘信號的相位分別相互偏差90度。
本發明的第四方面的特徵在幹，在本發明的第一方面中，上述第一時鐘信號從高電平變化到低電平的定時和上述第二時鐘信號從低電平變化到高電平的定時相同，且上述第一時鐘信號從低電平變化到高電平的定時和上述第二時鐘信號從高電平變化到低電平的定時相同。本發明的第五方面的特徵在幹，在本發明的第一方面中，上述4相時鐘信號的佔空比(on duty)分別為50%。本發明的第六方面的特徵在幹，在本發明的第一方面中，在各雙穩態電路中，上述第一第一節點充電部包含第一開關元件，該第一開關元件的第一電極和第二電極被供給從該各雙穩態電路的前ー級雙穩態電路輸出的狀態信號，該第一開關元件的第三電極與上述第一節點連接，上述第二第一節點充電部包含第二開關元件，該第二開關元件的第一電極和第二電極被供給從該各雙穩態電路的後ー級雙穩態電路輸出的狀態信號，該第二開關元件的第三電極與上述第一節點連接，上述第一第一節點放電部包含第三開關元件，該第三開關元件的第一電極被供給從該各雙穩態電路後的第三級雙穩態電路輸出的狀態信號，該第三開關元件的第二電極與上述第一節點連接，該第三開關元件的第三電極被供給低電平的電位，上述第二第一節點放電部包含第四開關元件，該第四開關元件的第一電極被供給從該各雙穩態電路前的第三級雙穩態電路輸出的狀態信號，該第四開關元件的第二電極與上述第一節點連接，該第四開關元件的第三電極被供給低電平的電位。本發明的第七方面的特徵在幹，在本發明的第一方面中，各雙穩態電路還具有第五開關元件，該第五開關元件的第二電極與上述第一節點連接，該第五開關元件的第三電極被供給低電平的電位；和第二節點控制部，其根據上述第二時鐘信號和上述第一節點的電位，對與上述第五開關元件的第一電極連接的第二節點的電位進行控制。本發明的第八方面的特徵在幹，在本發明的第七方面中，上述第二節點控制部包括第六開關元件，該第六開關元件的第一電極和第二電極被供給上述第二時鐘信號，該第六開關元件的第三電極與上述第二節點連接；和第七開關元件，該第七開關元件的第一電極與上述第一節點連接，該第七開關元件的第二電極與上述第二節點連接，該第七開關元件的第三電極被供給低電平的電位。本發明的第九方面的特徵在幹，在本發明的第一方面中，上述第奇數級雙穩態電路，接收供給至上述第偶數級雙穩態電路的2相時鐘信號分別作為第三時鐘信號和第四時鐘信號，上述第偶數級雙穩態電路，接收供給至上述第奇數級雙穩態電路的2相時鐘信號分別作為上述第三時鐘信號和上述第四時鐘信號，各雙穩態電路還具有第八開關元件，該第八開關元件的第二電極與上述第一節點連接，該第八開關元件的第三電極被供給低電平的電位；
第三節點控制部，其根據上述第三時鐘信號和上述第一節點的電位，對與上述第八開關元件的第一電極連接的第三節點的電位進行控制；第十一開關元件，該第十一開關元件的第二電極與上述第一節點連接，該第十一開關元件的第三電極被供給低電平的電位；和第四節點控制部，其根據上述第四時鐘信號和上述第一節點的電位，對與上述第十一開關元件的第一電極連接的第四節點的電位進行控制。本發明的第十方面的特徵在幹，在本發明的第九方面中，上述第三節點控制部包括第九開關元件，該第九開關元件的第一電極和第二電極被供給上述第三時鐘信號，該第九開關元件的第三電極與上述第三節點連接；和第十開關元件，該第十開關元件的第一電極與上述第一節點連接，該第十開關元件的第二電極與上述第三節點連接，該第十開關元件的第三電極被供給低電平的電位，上述第四節點控制部包括第十二開關元件，該第十二開關元件的第一電極和第二電極被供給上述第四時鐘信號，該第十二開關元件的第三電極與上述第四節點連接；和第十三開關元件，該第十三開關元件的第一電極與上述第一節點連接，該第十三開關元件的第二電極與上述第四節點連接，該第十三開關元件的第三電極被供給低電平的電位。本發明的第十一方面的特徵在幹，在本發明的第一方面中，從外部供給3個第一級側控制信號，其用於通過上述第二第一節點放電部分別使上述多個雙穩態電路中的第一級、第二級和第三級的雙穩態電路中包含的上述第一節點放電，從外部供給3個最後一級側控制信號，其用於通過上述第一第一節點放電部分別使上述多個雙穩態電路中的最後ー級、最後一級的前一級和最後一級的前一級之前ー級的雙穩態電路中包含的上述第一節點放電。本發明的第十二方面的特徵在幹，在本發明的第十一方面中，上述3個第一級側控制信號中的2個第一級側控制信號通過1個信號實現，上述3個最後一級側控制信號中的2個最後一級側控制信號通過1個信號實現。本發明的第十三方面的特徵在幹，在本發明的第十二方面中，在上述多個雙穩態電路中的第一級、第二級和第三級的雙穩態電路各自中，在上述第一節點通過上述第二第一節點充電部充電後至上述第一節點通過上述第二第一節點放電部放電的期間，上述第一時鐘信號從低電平向高電平的變化被抑制，在上述多個雙穩態電路中的最後ー級、最後一級的前一級和最後一級的前ー級之前ー級的雙穩態電路各自中，在上述第一節點通過上述第一第一節點充電部充電後至上述第一節點通過上述第一第一節點放電部放電的期間，上述第一時鐘信號從低電平向高電平的變化被抑制。本發明的第十四方面的特徵在幹，在本發明的第一方面中，上述多個雙穩態電路中的第一級、第二級和第三級的雙穩態電路中的任ー個包含第十五開關元件，該第十五開關元件的第一電極被供給上述第一級側控制信號，該第十五開關元件的第二電極與上述輸出節點連接，該第十五開關元件的第三電極被供給低電平的電位，上述多個雙穩態電路中的最後ー級、最後一級的前一級和最後一級的前一級之前一級的雙穩態電路中的任ー個包含第十六開關元件，該第十六開關元件的第一電極被供給上述最後ー級側控制信號，該第十六開關元件的第二電極與上述輸出節點連接，該第十六開關元件的第三電極被供給低電平的電位。本發明的第十五方面的特徵在幹，在本發明的第一方面中，各雙穩態電路還具有第十四開關元件，該第十四開關元件的第一電極被供給上述第二時鐘信號，該第十四開關元件的第二電極與上述輸出節點連接，該第十四開關元件的第三電極被供給低電平的電位。本發明的第十六方面的特徵在幹，在本發明的第一方面中，各雙穩態電路還具有電容器，上述電容器的一端與上述第一節點連接，上述電容器的另一端與上述輸出節點連接。本發明的第十七方面的特徵在幹，在本發明的第一方面中，各雙穩態電路還具有第十七開關元件，該第十七開關元件的第一電極被供給從該各雙穩態電路後的第 ニ級雙穩態電路或該各雙穩態電路後的第三級雙穩態電路輸出的狀態信號，該第十七開關元件的第二電極與上述輸出節點連接，該第十七開關元件的第三電極被供給低電平的電位；和第十八開關元件，該第十八開關元件的第一電極被供給從該各雙穩態電路前的第 ニ級雙穩態電路或該各雙穩態電路前的第三級雙穩態電路輸出的狀態信號，該第十八開關元件的第二電極與上述輸出節點連接，該第十八開關元件的第三電極被供給低電平的電位。本發明的第十八方面的特徵在幹，在本發明的第一方面中，所述移位寄存器使用非晶矽形成。本發明的第十九方面的特徵在幹，在本發明的第一方面中，所述移位寄存器使用微晶矽形成。本發明的第二十方面的特徵在幹，在本發明的第一方面中，所述移位寄存器使用多晶矽形成。本發明的第二十一方面的特徵在幹，在本發明的第一方面中，所述移位寄存器使用氧化物半導體形成。本發明的第二十二方面是ー種掃描信號線驅動電路，其特徵在於所述掃描信號線驅動電路是對配置於顯示部的多個掃描信號線進行驅動的顯示裝置的掃描信號線驅動電路，上述掃描信號線驅動電路包括第一方面所述的移位寄存器，上述多個雙穩態電路以與上述多個掃描信號線1對1地對應的方式設置，各雙穩態電路將從上述輸出節點輸出的狀態信號作為掃描信號供給至與該各雙穩態電路對應的掃描信號線。本發明的第二十三方面是ー種顯示裝置，其特徵在於上述顯示裝置包含上述顯示部，並包括本發明的第二十二方面所述的掃描信號線驅動電路。本發明的第二十四方面的特徵在於，在本發明的第二十三方面中，包含上述多個雙穩態電路的移位寄存器設置於上述顯示部的一端側和另一端側兩者。本發明的第二十五方面的特徵在於，在本發明的第二十三方面中，上述第奇數級雙穩態電路設置於上述顯示部的一端側，上述第偶數級雙穩態電路設置於上述顯示部的另一端側。發明的效果根據本發明的第一方面，移位寄存器的各級(雙穩態電路)，被供給從前一級輸出的狀態信號和從後一級輸出的狀態信號，作為用於對與控制輸出節點的電位(從該各級輸出的狀態信號的電位)的輸出控制用開關元件的第一電極(典型的是柵極電極)連接的第一節點進行充電的信號，被供給從之前的第三級輸出的狀態信號和從之後的第三級輸出的狀態信號，作為用於對第一節點進行放電的信號。即，從移位寄存器的各級輸出的狀態信號為了對前一級和後一級的第一節點進行充電而發揮作用，並且為了對之前的第三級和之後的第三級的第一節點進行放電而發揮作用。另外，輸出控制用開關元件的第二電極(典型的是漏極電極)，被供給周期地重複高電平的電位和低電平的電位的第一時鐘信號。因此，最初在移位寄存器的第一級中，當進行第一節點的充電時，以正方向的順序(「第一級至最後一級」的順序)，從移位寄存器的各級輸出的狀態信號成為第一狀態。另一方面，最初在移位寄存器的最後一級中進行第一節點的充電時，以反方向的順序(「從最後一級至第一級」的順序)，從移位寄存器的各級輸出的狀態信號成為第一狀態。像這樣，不包括以往為了對移位方向進行切換而必需的結構(「通過選擇信號進行開關的切換的結構」、「用於選擇信號的驅動電路和信號配線」等)，就能夠實現移位方向能夠切換的移位寄存器。因此，例如在構成為顯示裝置中掃描信號線的掃描順序能夠切換的情況下，電路面積的增大、消耗電流的增大、成本的上升等得到抑制。另外，不需要用於切換掃描順序(移位方向)的開關，所以因高溫老化時的開關(電晶體)的閾值電壓的移位而引起產生誤動作的情況得到抑制。根據本發明的第二方面，能夠獲得與本發明的第一方面相同的效果。根據本發明的第三方面，被供給至第奇數級的2相時鐘信號和被供給至第偶數級的2相時鐘信號的相位分別相互偏差90度。因此，向像素電容的充電時間均勻，由充電差引起的顯示不良的產生得到抑制。根據本發明的第四方面，第一時鐘信號的變化定時和第二時鐘信號的變化定時相同，所以從雙穩態電路輸出的狀態信號的噪音降低。另外，向像素電容的充電時間變長，所以由充電不足導致產生顯示不良的情況被有效地抑制。根據本發明的第五方面，各時鐘信號的佔空比為50%。因此，能夠設置同時選擇多個掃描信號線的期間。此時，在各掃描信號線被選擇的期間的前半期間進行向像素電容的預先的充電(預充電)，在後半期間進行向像素電容的正式充電。由此，確保充分的充電時間，由對像素電容的充電不足導致的顯示品質的降低得到抑制。根據本發明的第六方面，在第一第一節點充電部、第二第一節點充電部、第一第一節點放電部和第二第一節點放電部包含開關元件的結構中，能夠獲得與本發明的第一方面相同的效果。
根據本發明的第七方面，在第一節點的電位成為低電平的期間，能夠使用於控制第一節點的電位的第二節點的電位按每規定期間成為高電平。由此，在第一節點的電位成為低電平的期間，第五開關元件按每規定期間成為導通狀態，第一節點的電位向更低的電位饋通(下降)。因此，例如即使在由於高溫老化而產生輸出控制用開關元件的閾值電壓的移位且該開關元件中的漏電流變大的情況下，也能夠使第一節點的電位可靠地按每規定期間成為低電平，由此來自輸出節點的異常脈衝的輸出得到抑制。根據本發明的第八方面，在第二節點控制部包含開關元件的結構中，能夠獲得與本發明的第七方面相同的效果。根據本發明的第九方面，在第一節點的電位成為低電平的期間，能夠使用於對第一節點的電位進行控制的第三節點和第四節點的電位按每規定期間為高電平。在此，第三節點的電位和第四節點的電位根據不同的時鐘信號控制。由此，在第一節點的電位成為低電平的期間中的例如大半的期間中，能夠使第一節點的電位向更低的電位饋通(降低)。因此，例如即使在因高溫老化而產生輸出控制用開關元件的閾值電壓的移位且該開關元件中的漏電流變大的情況下，第一節點的電位也固定為低電平，來自輸出節點的異常脈衝的輸出被有效地抑制。根據本發明的第十方面，在第三節點控制部和第四節點控制部包含開關元件的結構中，能夠獲得與本發明的第九方面相同的效果。根據本發明的第十一方面，第一級、第二級、第三級、最後一級的前一級之前一級、最後一級的前一級和最後一級的第一節點通過從外部供給的控制信號放電。根據本發明的第十二方面，在以正方向的順序進行移位動作時，最後一級、最後一級的前一級和最後一級的前一級之前一級中的2個級的第一節點根據同一信號放電。另外，當以反方向的順序進行移位動作時，第一級、第二級和第三級中的2個級的第一節點根據同一信號放電。因此，用於使第一節點放電所需要的信號配線被削減，能夠進一步提高電路面積的降低、消耗電流的降低、成本的降低等效果。根據本發明的第十三方面，在第一級、第二級、第三級、最後一級的前一級之前一級、最後一級的前一級和最後一級中，第一節點的電位的不需要的上升得到抑制，顯示品質的降低被抑制。根據本發明的第十四方面，第一級、第二級、第三級、最後一級的前一級之前一級、最後一級的前一級和最後一級中，能夠根據從外部供給的控制信號使狀態信號的電位為低電平。根據本發明的第十五方面，即使在輸出控制用開關元件產生斷開洩露，輸出節點的電位也根據第二時鐘信號成為低電平，所以來自輸出節點的異常脈衝的輸出被有效地抑制。根據本發明的第十六方面，當輸出節點的電位上升時，通過電容器，第一節點的電位上升(第一節點自舉)。因此，在雙穩態電路應維持為第一狀態的期間中，第一節點的電位的降低得到抑制，並且輸出控制用開關元件的第一電極被施加大的電壓。由此，從輸出節點輸出的狀態信號的波形穩定化。根據本發明的第十七方面，當以正方向的順序進行移位動作時，根據從各級的之後的第二級或各級的之後的第三級輸出的狀態信號，輸出節點的電位成為低電平，當以反方向的順序進行移位動作時，從各級的之前的第二級或之前的第三級輸出的狀態信號，輸出節點的電位成為低電平。由此，能夠更加可靠地使狀態信號的電位降低至低電平。根據本發明的第十八方面，在使用非晶矽形成的移位寄存器中，能夠獲得與本發明的第一方面相同的效果。根據本發明的第十九方面，在使用微晶矽形成的移位寄存器中，能夠獲得與本發明的第一方面相同的效果。根據本發明的第二十方面，在使用多晶矽形成的移位寄存器中，能夠獲得與本發明的第一方面相同的效果。根據本發明的第二十一方面，在使用氧化物半導體形成的移位寄存器中，能夠獲得與本發明的第一方面相同的效果。根據本發明的第二十二方面，具有能夠獲得與本發明的第一方面相同的效果的移位寄存器的掃描信號線驅動電路得以實現。根據本發明的第二十三方面，具有能夠獲得與本發明的第二十二方面相同的效果的掃描信號線驅動電路的顯示裝置得以實現。根據本發明的第二十四方面，從顯示部的兩側對1根掃描信號線實施充電。因此，由充電不足引起的顯示品質的降低被抑制。根據本發明的第二十五方面，與構成移位寄存器的雙穩態電路僅設置於顯示部的一側的結構相比，能夠使移位寄存器平均1級的尺寸大致變為二分之一。由此，能夠縮小作為面板的邊框所需要的面積，實現各種產品的小型化。


圖1是表示本發明的第一實施方式涉及的有源矩陣型的液晶顯示裝置的柵極驅動器內的移位寄存器的結構的框圖。圖2是表示上述第一實施方式中液晶顯示裝置的整體結構的框圖。圖3是用於對上述第一實施方式中柵極驅動器的結構進行說明的框圖。圖4是用於對上述第一實施方式中移位寄存器的第k級雙穩態電路的輸入輸出信號進行說明的圖。圖5是表示上述第一實施方式中移位寄存器中包含的雙穩態電路的結構的電路圖。圖6是用於對上述第一實施方式中進行正方向掃描時的移位寄存器的各級的動作進行說明的時序圖。圖7是用於對上述第一實施方式中進行反方向掃描時的移位寄存器的各級的動作進行說明的時序圖。圖8是用於對上述第一實施方式中進行正方向掃描時的移位寄存器整體的動作進行說明的時序圖。圖9是用於對上述第一實施方式中進行反方向掃描時的移位寄存器的整體的動作進行說明的時序圖。圖10是表示本發明的第二實施方式中柵極驅動器內的移位寄存器的結構的框圖。
圖11的A-C是用於對上述第二實施方式中的效果進行說明的圖。圖12是表示本發明的第三實施方式中柵極驅動器內的移位寄存器的結構的框圖。圖13是表示本發明的第四實施方式中移位寄存器中包含的雙穩態電路的結構的電路圖。圖14是用於對上述第四實施方式中進行正方向掃描時的移位寄存器的各級的動作進行說明的時序圖。圖15是用於對上述第四實施方式中進行反方向掃描時的移位寄存器的各級的動作進行說明的時序圖。圖16是表示本發明的第五實施方式中柵極驅動器內的移位寄存器的結構的框圖。圖17是表示上述第五實施方式中移位寄存器中包含的雙穩態電路的結構的電路圖。圖18是用於對上述第五實施方式中進行正方向掃描時的移位寄存器的各級的動作進行說明的時序圖。圖19是用於對上述第五實施方式中進行反方向掃描時的移位寄存器的各級的動作進行說明的時序圖。圖20是表示本發明的第六實施方式中柵極驅動器內的移位寄存器的結構的框圖。圖21是用於對上述第六實施方式中進行正方向掃描時的移位寄存器的整體的動作進行說明的時序圖。圖22是用於對上述第六實施方式中進行反方向掃描時的移位寄存器的整體的動作進行說明的時序圖。圖23是表示現有的顯示裝置的柵極驅動器的一個結構例的框圖。圖M是表示現有例中構成柵極驅動器的移位寄存器的一級的結構例的電路圖。圖25是用於對現有例中移位寄存器的各級的動作進行說明的時序圖。圖沈是表示美國專利第67786 號說明書中公開的移位寄存器的結構的框圖。圖27是表示日本專利特表2001-506044號公報中公開的移位寄存器的結構的框圖。圖28是用於對日本專利特表2001-506044號公報中公開的移位寄存器的動作進行說明的時序圖。
具體實施例方式下面，參照附圖對本發明的實施方式進行說明。此外，在以下的說明中，薄膜電晶體的柵極端子(柵極電極)相當於第一電極，薄膜電晶體的漏極端子(漏極電極)相當於第二電極，薄膜電晶體的源極端子(源極電極)相當於第三電極。<1.第一實施方式〉<1.1整體結構和動作〉圖2是表示本發明的第一實施方式涉及的有源矩陣型的液晶顯示裝置的整體結構的框圖。如圖2所示，該液晶顯示裝置包括顯示部10 ；顯示控制電路20 ；源極驅動器(視頻信號線驅動電路)30 ；和柵極驅動器(掃描信號線驅動電路)40。顯示控制電路20形成在控制基板2上。源極驅動器30形成在柔性基板3上。柵極驅動器40使用非晶矽、多晶矽、微晶矽、氧化物半導體(例如IGZ0)等，形成在包含顯示部10的顯示面板4上。S卩，在本實施方式中，構成為柵極驅動器40被單片化。顯示部10包含多根(m根)源極總線(視頻信號線)SLl SLm ；多根(η根)柵極總線(掃描信號線)GLl GLn ；和與這些源極總線SLl SLm和柵極總線GLl GLn的交叉點分別對應地設置的多個(nXm個)像素形成部。上述多個像素形成部配置成矩陣狀，構成像素陣列。各像素形成部包括薄膜電晶體(TFT) 11，其為柵極端子與通過對應的交叉點的柵極總線連接並且源極端子與通過該交叉點的源極總線連接的開關元件；與該薄膜電晶體11的漏極端子連接的像素電極；共用電極Ec，其為共用地設置於上述多個像素形成部的對置電極；液晶層，其共用地設置於上述多個像素形成部，並夾持於像素電極和共用電極Ec之間。而且，通過由像素電極和共用電極Ec形成的液晶電容，構成像素電容Cp。另外，通常，為了在像素電容Cp中可靠地保持電壓，與液晶電容並聯地設置有輔助電容，但輔助電容與本發明無直接關係，所以省略其說明和圖示。顯示控制電路20接收從外部發送來的圖像信號DAT和水平同步信號、垂直同步信號等的定時信號組TG，輸出數字視頻信號DV和用於對顯示部10中的圖像顯示進行控制的源極起動脈衝信號SSP、源極時鐘信號SCK、鎖存選通(latch strob)信號LS、第一 第六掃描控制信號CNTl CNT6和第一 第四柵極時鐘信號GCKl GCK4。源極驅動器30接收從顯示控制電路20輸出的數字視頻信號DV、源極起動脈衝信號SSP、源極時鐘信號SCK和鎖存選通(latch strob)信號LS，對各源極總線SLl SLm施加驅動用視頻信號S(I) S(m)。柵極驅動器40根據從顯示控制電路20輸出的第一 第六掃描控制信號CNTl CNT6和第一 第四柵極時鐘信號GCKl GCK4，以1個垂直掃描期間為周期重複對各柵極總線GLl GLn施加有效的掃描信號GOUT(I) GOUT (η)。在本實施方式中，根據第一 第六掃描控制信號CNTl CNT6各自的脈衝的產生定時，進行正方向掃描(「GL1、GL2、……、GLn-l、GLn」的順序的掃描)和反方向掃描(「GLruGLn-l、……、GL2、GL1」的順序的掃描)的切換。此外，該柵極驅動器40的詳細說明在後文敘述。如上所述，通過對各源極總線SLl SLm施加驅動用視頻信號S (1) S (m)，對各柵極總線GLl GLn施加掃描信號GOUT (1) GOUT (η)，在顯示部10顯示根據從外部發送來的圖像信號DAT得到的圖像。接著，參照圖1、圖3和圖4，對本實施方式中的柵極驅動器40的結構進行說明。如圖3所示，柵極驅動器40包括η級移位寄存器410。在顯示部10形成有η行Xm列的像素矩陣，並以與這些像素矩陣的各行1對1地對應的方式設置有移位寄存器410的各級。另外，移位寄存器410的各級成為雙穩態電路，該雙穩態電路在各時刻成為2個狀態(第一狀態和第二狀態)中的任一個狀態，並將表示該狀態的信號(狀態信號)作為掃描信號輸出。像這樣，該移位寄存器410包括η個雙穩態電路SR(I) SR (η)。此外，在本實施方式中，如
16果雙穩態電路成為第一狀態，則從該雙穩態電路輸出高電平(H電平)的狀態信號作為掃描信號，如果雙穩態電路成為第二狀態，則從該雙穩態電路輸出低電平(L電平)的狀態信號作為掃描信號。另外，下面，假設移位寄存器410包括8個雙穩態電路SR(I) SR(S)進行說明。圖1是表示柵極驅動器40內的移位寄存器410的結構的框圖。另外，圖4是用於對移位寄存器410的第k級雙穩態電路SR (k)的輸入輸出信號進行說明的圖。如圖1所示，該移位寄存器410包括8個雙穩態電路SR(I) SR(S)。各雙穩態電路設置有用於分別接收2相時鐘信號CKA(以下稱為「第一時鐘」。)、CKB (以下稱為「第二時鐘」。)的輸入端子；用於接收低電平的電源電壓VSS的輸入端子；用於接收作為正方向掃描時的掃描開始用的信號的第一置位信號SETl的輸入端子；用於接收作為反方向掃描時的掃描開始用的信號的第二置位信號SET2的輸入端子；用於接收作為正方向掃描時的掃描結束用的信號的第一復位信號RESETl的輸入端子；用於接收作為反方向掃描時的掃描結束用的信號的第二復位信號RESET2的輸入端子；和用於輸出掃描信號GOUT的輸出端子。下面，對供給至各級(各雙穩態電路)的輸入端子的信號進行說明。此外，如圖1所示，低電平的電源電壓VSS被共用地供給至所有的級SR(I) SR(S)。第一時鐘CKA和第二時鐘CKB如下所述(參照圖1)。對於第一級SR(I)，供給第一柵極時鐘信號GCKl作為第一時鐘CKA，供給第三柵極時鐘信號GCK3作為第二時鐘CKB。對於第二級SIU2)，供給第二柵極時鐘信號GCK2作為第一時鐘CKA，供給第四柵極時鐘信號GCK4作為第二時鐘CKB。對於第三級SR(3)，供給第三柵極時鐘信號GCK3作為第一時鐘CKA，供給第一柵極時鐘信號GCKl作為第二時鐘CKB。對於第四級SIU4)，供給第四柵極時鐘信號GCK4作為第一時鐘CKA，供給第二柵極時鐘信號GCK2作為第二時鐘CKB。第五級SR(5)至第八級SR(S)形成與上述的第一級SR(I)至第四級SIU4)的結構相同的結構。第一置位信號SETl和第二置位信號SET2如下所述。當著眼於第k級SR(k)時，供給前一級的掃描信號GOUT(k-1)作為第一置位信號SET1，供給後一級的掃描信號GOUT(k+Ι)作為第二置位信號SET2(參照圖4)。其中，對於第一級SR(I)，供給第三掃描控制信號GNT3作為第一置位信號SETl，對於第八級(最後一級)SR(S)，供給第四掃描控制信號GNT4作為第二置位信號SET2 (參照圖1)。第一復位信號RESETl和第二復位信號RESET2如下所述。當著眼於第k級SR(k)時，供給第(k+3)級的掃描信號GOUT (k+3)作為第一復位信號RESETl，供給第(k_3)級的掃描信號GOUT(kl)作為第二復位信號RESET2(參照圖4)。其中，對於第一級SR(I)，供給第一掃描控制信號CNTl作為第二復位信號RESET2，對於第二級SRQ)，供給第二掃描控制信號CNT2作為第二復位信號RESET2，對於第三級SR(3)，供給第三掃描控制信號CNT3作為第二復位信號RESET2。另外，對於第六級SR(6)，供給第四掃描控制信號CNT4作為第一復位信號RESETl，對於第七級SR (7)，供給第五掃描控制信號CNT5作為第一復位信號RESETl，對於第八級SR(S)，供給第六掃描控制信號CNT6作為第一復位信號RESETl (參照圖1)。接著，對從各級(各雙穩態電路)的輸出端子輸出的信號進行說明。從第k級SR(k)的輸出端子輸出用於使第k行的柵極總線GLK為選擇狀態的掃描信號GOUT (k)。該掃描信號GOUT (k)作為第一復位信號RESETl被供給至第(k_3)級，作為第二置位信號SET2被供給至第(k-Ι)級，作為第一置位信號SETl被供給至第(k+Ι)級，作為第二復位信號RESET2被供給至第(k+!3)級(參照圖4)。此外，通過第一掃描控制信號GNT1、第二掃描控制信號GNT2和第三掃描控制信號GNT3來實現第一級側控制信號，通過第四掃描控制信號GNT4、第五掃描控制信號GNT5和第六掃描控制信號GNT6來實現最後一級側控制信號。圖5是表示上述的移位寄存器410中包含的雙穩態電路的結構(移位寄存器410的1個級的結構)的電路圖。如圖5所示，該雙穩態電路包括6個薄膜電晶體TS(輸出控制用開關元件)；Tl(第一開關元件)；T2(第二開關元件)；Τ3(第三開關元件)；Τ4(第四開關元件)；Τ14(第十四開關元件)；和電容器Cl。另外，該雙穩態電路，除了低電平的電源電壓VSS用的輸入端子之外，還具有6個輸入端子41 46和1個輸出端子(輸出節點)51。此外，對接收第一置位信號SETl的輸入端子標註附圖標記41，對接收第二置位信號SET2的輸入端子標註附圖標記42，對接收第一復位信號RESETl的輸入端子標註附圖標記43，對接收第二復位信號RESET2的輸入端子標註附圖標記44，對接收第一時鐘CKA的輸入端子標註附圖標記45，對接收第二時鐘CKB的輸入端子標註附圖標記46。下面對該雙穩態電路內的結構要素間的連接關係進行說明。薄膜電晶體Tl的源極端子、薄膜電晶體Τ2的源極端子、薄膜電晶體Τ3的漏極端子、薄膜電晶體Τ4的漏極端子和薄膜電晶體TS的柵極端子相互連接。此外，為了方便將這些相互連接的區域(配線)稱為「netA」 (第一節點)。薄膜電晶體Tl的柵極端子和漏極端子與輸入端子41連接(S卩，成為二極體連接)，薄膜電晶體Tl的源極端子與netA連接。薄膜電晶體T2的柵極端子和漏極端子與輸入端子42連接(即成為二極體連接)，薄膜電晶體T2的源極端子與netA連接。薄膜電晶體T3的柵極端子與輸入端子43連接，薄膜電晶體T3的漏極端子與netA連接，薄膜電晶體T3的源極端子與電源電壓VSS連接。薄膜電晶體T4的柵極端子與輸入端子44連接，薄膜電晶體T4的漏極端子與netA連接，薄膜電晶體T4的源極端子與電源電壓VSS連接。薄膜電晶體TS的柵極端子與netA連接，薄膜電晶體TS的漏極端子與輸入端子45連接，薄膜電晶體TS的源極端子與輸出端子51連接。薄膜電晶體T14的柵極端子與輸入端子46連接，薄膜電晶體T14的漏極端子與輸出端子51連接，薄膜電晶體T14的源極端子與電源電壓VSS連接。電容器Cl的一端netA與連接，電容器Cl的另一端與輸出端子51連接。接著，對各結構要素的該雙穩態電路的功能進行說明。在第一置位信號SETl成為高電平時，薄膜電晶體Tl使netA的電位為高電平。當第二置位信號SET2成為高電平時，薄膜電晶體T2使netA的電位為高電平。當第一置位信號RESETl成為高電平時，薄膜電晶體T3使netA的電位為低電平。當第二置位信號RESET2成為高電平時，薄膜電晶體T4使netA的電位為低電平。當netA的電位成為高電平時，薄膜電晶體TS對輸出端子51供給第一時鐘CKA的電位。當第二時鐘CKB成為高電平時，薄膜電晶體T14使掃描信號GOUT的電位(輸出端子51的電位)為低電平。電容器Cl，在與該雙穩態電路連接的柵極總線成為選擇狀態的期間中，作為用於將neU的電位維持為高電平的補償電容發揮作用。此外，在本實施方式中，通過薄膜電晶體Tl來實現第一第一節點充電部，通過薄膜電晶體T2來實現第二第一節點充電部。另外，通過薄膜電晶體T3來實現第一第一節點放電部，通過薄膜電晶體T4來實現第二第二節點放電部。
接著，對本實施方式中的移位寄存器410的動作進行說明。此外，根據從顯示控制電路20供給的第一 第六掃描控制信號CNTl CNT6各自的脈衝的產生定時，在正方向掃描時和反方向掃描時進行不同的動作。首先，邊參照圖5 圖7，邊對移位寄存器410的各級(雙穩態電路)的動作進行說明。此外，圖6是進行正方向掃描時的時序圖，圖7是進行反方向掃描時的時序圖。另外，在以下的說明中，假定圖6和圖7的從時刻t2至時刻t4的期間為與雙穩態電路的輸出端子51連接的柵極總線應成為選擇狀態的期間(選擇期間)。其中，從時刻t2至時刻t3的期間是用於向像素電容進行預先的充電(預充電)的期間，從時刻t3至時刻t4期間是用於向像素電容進行正式的充電(正式充電)的期間。對進行正方向掃描時的雙穩態電路的動作進行說明。如圖6所示，在液晶顯示裝置的動作中，對輸入端子45供給第一時鐘CKA，對輸入端子46供給第二時鐘CKB。這樣，在本實施方式中，對雙穩態電路供給相位相互偏差180度的2相時鐘信號。在時刻t0以前的期間，netA的電位和掃描信號GOUT的電位(輸出端子51的電位)成為低電平。當到達時刻t0時，對輸入端子44供給第二復位信號RESET2的脈衝。由此，薄膜電晶體T4成為導通狀態，netA的電位維持為低電平。當到達時刻tl時，對輸入端子41供給第一置位信號SETl的脈衝。薄膜電晶體Tl如圖5所示，成為二極體連接，所以通過該第一置位信號SETl的脈衝，薄膜電晶體Tl成為導通狀態，電容器Cl得到充電。由此，netA的電位從低電平變化到高電平，薄膜電晶體TS成為導通狀態。但是，在時刻tl 時刻t2的期間，第一時鐘CKA成為低電平。因此，在此期間中，掃描信號GOUT維持為低電平。當到達時刻t2時，第一時鐘CKA從低電平變化到高電平。此時，薄膜電晶體TS成為導通狀態，所以輸入端子45的電位上升並且輸出端子51的電位上升。在此，如圖5所示，在netA-輸出端子51之間設置有電容器Cl，所以輸出端子51的電位上升並且netA的電位也上升(netA自舉)。其結果，薄膜電晶體TS被施加大的電壓，掃描信號GOUT的電位上升至第一時鐘CKA的高電平的電位。由此，與該雙穩態電路的輸出端子51連接的柵極總線成為選擇狀態。當到達時刻t3時，對輸入端子42供給第二置位信號SET2的脈衝。薄膜電晶體T2如圖5所示，成為二極體連接，所以通過該第二置位信號SET2的脈衝，薄膜電晶體T2成為導通狀態。但是，netA的電位已經通過自舉而變高，所以不會因薄膜電晶體T2成為導通狀態而引起netA的電位發生變動。另外，在時刻t3，第一時鐘CKA的電位和第二時鐘CKB的電位不發生變化，所以netA和掃描信號GOUT維持時刻t2 時刻t3的電位。當到達時刻t4時，第一時鐘CKA從高電平變化到低電平。由此，輸入端子45的電位降低並且輸出端子51的電位降低，通過電容器Cl，netA的電位也降低。其中，netA的電位僅降低大致輸出端子51的電位的降低量，所以維持為高電平而不降低至低電平。另外，在時刻t4，第二時鐘CKB從低電平變化到高電平。由此，薄膜電晶體T14成為導通狀態，輸出端子51的電位即掃描信號GOUT的電位成為低電平。
當到達時刻t5時，對輸入端子43供給第一復位信號RESETl的脈衝。由此，薄膜電晶體T3成為導通狀態，netA的電位從高電平變化到低電平。此外，在時刻tl 時刻t5的期間中，第一復位信號RESETl和第二復位信號RESET2成為低電平，所以薄膜電晶體T3和T4維持為斷開狀態。因此，在此期間中netA的電位不會降低至低電平。另外，在時刻t2 時刻t4的期間中，第二時鐘CKB成為低電平，所以薄膜電晶體T14維持為斷開狀態。因此，在此期間中掃描信號GOUT的電位不會降低至低電平。如上所述，在進行正方向掃描時，第一置位信號SETl作為用於為了生成有效的掃描信號GOUT而使netA的電位從低電平上升至高電平的信號發揮作用，第一復位信號RESETl作為用於使成為高電平的netA的電位降低至低電平的信號發揮作用。而且，通過在netA的電位成為高電平的期間中，第一時鐘CKA成為高電平，由此從雙穩態電路輸出有效的掃描信號GOUT。<1.4. 1.2反方向掃描時的動作〉接著，對進行反方向掃描時的雙穩態電路的動作進行說明。如圖7所示，在液晶顯示裝置的動作中，與正方向掃描時相同，對輸入端子45供給第一時鐘CKA，對輸入端子46供給第二時鐘CKB。在時刻t0以前的期間，netA的電位和掃描信號GOUT的電位(輸出端子51的電位)成為低電平。當到達時刻t0時，對輸入端子43供給第一復位信號RESETl的脈衝。由此，薄膜電晶體T3成為導通狀態，netA的電位維持為低電平。當到達時刻tl時，對輸入端子42供給第二置位信號SET2的脈衝。薄膜電晶體T2如圖5所示，成為二極體連接，所以薄膜電晶體T2通過該第二置位信號SET2的脈衝成為導通狀態，電容器Cl被充電。由此，netA的電位從低電平變化到高電平，薄膜電晶體TS成為導通狀態。但是，在時刻tl 時刻t2的期間中，第一時鐘CKA成為低電平。因此，在此期間中，掃描信號GOUT維持為低電平。當到達時刻t2時，第一時鐘CKA從低電平變化到高電平。此時，薄膜電晶體TS成為導通狀態，所以輸入端子45的電位上升並且輸出端子51的電位上升。在此，如圖5所示，在netA-輸出端子51之間設置有電容器Cl，所以輸出端子51的電位上升並且netA的電位也上升(netA自舉)。其結果，薄膜電晶體TS被施加大的電壓，掃描信號GOUT的電位上升至第一時鐘CKA的高電平的電位。由此，與該雙穩態定電路的輸出端子51連接的柵極總線成為選擇狀態。當到達時刻t3時，對輸入端子41供給第一置位信號SETl的脈衝。如圖5所示，薄膜電晶體Tl成為二極體連接，所以通過該第一置位信號SETl的脈衝，薄膜電晶體Tl成為導通狀態。但是，netA的電位已經通過自舉而變高，所以不會因薄膜電晶體Tl成為導通狀態而引起netA的電位發生變動。另外，在時刻t3，第一時鐘CKA的電位和第二時鐘CKB的電位不發生變化，所以netA和掃描信號GOUT維持時刻t2 時刻t3的電位。當到達時刻t4時，第一時鐘CKA從高電平變化到低電平。由此，輸入端子45的電位降低並且輸出端子51的電位降低，netA的電位經由電容器Cl也降低。其中，netA的電位僅降低大致輸出端子51的電位的降低量，所以維持為高電平而不降低至低電平。另外，在時刻t4，第二時鐘CKB從低電平變化到高電平。由此，薄膜電晶體T14成為導通狀態，輸出端子51的電位即掃描信號GOUT的電位成為低電平。
20
當到達時刻t5時，對輸入端子44供給第二復位信號RESET2的脈衝。由此，薄膜電晶體T4成為導通狀態，netA的電位從高電平變化到低電平。此外，與正方向掃描時相同，在時刻tl 時刻t5的期間中，netA的電位不會降低至低電平，在時刻t2 時刻t4的期間中，掃描信號GOUT的電位不會降低至低電平。如上所述，在反方向掃描時，第二置位信號SET2作為用於為了生成有效的掃描信號GOUT而使netA的電位從低電平上升至高電平的信號發揮作用，第二復位信號RESET2作為用於使成為高電平的netA的電位降低至低電平的信號發揮作用。而且，通過在netA的電位成為高電平的期間中，第一時鐘CKA成為高電平，由此從雙穩態電路輸出有效的掃描信號GOUT。<1.4. 2移位寄存器整體的動作〉接著，參照圖1、圖5、圖8和圖9，對根據上述各級(雙穩態電路)的動作的移位寄存器410整體的動作進行說明。此外，圖8是進行正方向掃描時的時序圖，圖9是進行反方向掃描時的時序圖。<1.4. 2.1正方向掃描時的動作〉對進行正方向掃描時的移位寄存器410整體的動作進行說明。在液晶顯示裝置的動作中，如圖8所示，第一 第四柵極時鐘信號GCKl GCK4被供給至移位寄存器410。當以第一柵極時鐘信號GCKl為基準時，第二柵極時鐘信號GCK2的相位落後90度，第三柵極時鐘信號GCK3的相位落後180度，第四柵極時鐘信號GCK4的相位落後270度。在時刻ta以前的期間，在所有級中netA的電位成為低電平，另外，從所有級輸出的掃描信號GOUT的電位成為低電平。當到達時刻ta時，第三掃描控制信號CNT3的脈衝被供給至該移位寄存器410。該第三掃描控制信號CNT3，如圖1所示，作為第一置位信號SETl被供給至第一級SR(I)，作為第二復位信號RESET2被供給至第三級SR( 。由此，第一級SR(I)的netA的電位從低電平變化到高電平。第二級SR(3)的netA的電位維持為低電平。當到達時刻tb時，第一柵極時鐘信號GCKl從低電平變化到高電平。此時，在第一級SR(I)中，輸入端子45(參照圖5)的電位從低電平變化到高電平，所以第一級SR(I)的netA的電位進一步上升。其結果，從第一級SR(I)輸出的掃描信號GOUT(1)成為高電平。從第一級SR(I)輸出的掃描信號GOUT(I)，如圖1所示，作為第一置位信號SETl被供給至第二級SIU2)，作為第二復位信號RESET2被供給至第四級SR(4)。由此，在時刻tb，第二級SR(2)的netA的電位為高電平，第四級SR(4)的netA的電位維持為低電平。當到達時刻tc時，第二柵極時鐘信號GCK2從低電平變化到高電平。此時，在第二級SIU2)中，輸入端子45的電位從低電平變化到高電平，所以第二級SIU2)的netA的電位進一步上升。其結果，從第二級SRQ)輸出的掃描信號G0UTQ)成為高電平。從第二級SR (2)輸出的掃描信號GOUT ( ，作為第二置位信號SET2被供給至第一級SR(I)。在第一級SR⑴中，netA的電位已經通過自舉而變高，所以netA的電位不會根據掃描信號GOUT (2)而發生變動。另外，在時刻tc，被供給至第一級SR (1)的第一柵極時鐘信號GCKl和第三柵極時鐘信號GCK3的電位不發生變化。因此，第一級SR(I)的neU的電位和掃描信號GOUT的電位維持時刻tb 時刻tc的電位。從第二級SR(2)輸出的掃描信號GOUT (2)，還作為第一置位信號SETl被供給至第三級SR(3)，作為第二復位信號RESET2被供給至第五級SR(5)。由此，在時刻tc，第三級SR(3)的netA的電位為高電平，第五級SR(5)的netA的電位維持為低電平。當到達時刻td時，第一柵極時鐘信號GCKl從高電平變化到低電平。由此，第一級SR⑴的netA的電位降低。另外，在時刻td，第三柵極時鐘信號GCK3從低電平變化到高電平。此時，在第一級SR(I)中，輸入端子46(參照圖幻的電位從低電平變化到高電平，所以從第一級SR(I)輸出的掃描信號GOUT(I)成為低電平。另外，第三柵極時鐘信號GCK3作為第一時鐘CKA被供給至第三級SR( 。因此，通過第三柵極時鐘信號GCK3從低電平變化到高電平，第三級SRC3)的netA的電位進一步上升，從第三級SR(3)輸出的掃描信號GOUT (3)成為高電平。從第三級SRC3)輸出的掃描信號GOUTC3)作為第二置位信號SET2被供給至第二級SR(2)，作為第一置位信號SETl被供給至第四級SR(4)，作為第二復位信號RESET2被供給至第六級SR(6)。對於第二級SIU2)，與時刻tc中的第一級SR(I)相同，netA的電位和掃描信號GOUT的電位維持時刻tc 時刻td中的電位。另外，第四級SR(4)的netA的電位為高電平，第六級SR(6)的netA的電位維持為低電平。當到達時刻te時，第二柵極時鐘信號GCK2從高電平變化到低電平。由此，第二級SR⑵的netA的電位降低。另外，在時刻te，第四柵極時鐘信號GCK4從低電平變化到高電平。此時，在第二級SIU2)中，輸入端子46的電位從低電平變化到高電平，所以從第二級SR(2)輸出的掃描信號GOUT(2)成為低電平。另外，第四柵極時鐘信號GCK4作為第一時鐘CKA被供給至第四級SR(4)。所以，通過第四柵極時鐘信號GCK4從低電平變化到高電平，第四級SR(4)的netA的電位進一步上升，從第四級SR(4)輸出的掃描信號GOUT(4)成為高電平。從第四級SR(4)輸出的掃描信號GOUT(4)作為第一復位信號RESETl被供給至第一級SR(I)，作為第二置位信號SET2被供給至第三級SR(3)，作為第一置位信號SETl被供給至第五級SR(5)，作為第二復位信號RESET2被供給至第七級。由此，第一級SR(I)的netA的電位從高電平變化到低電平，第二級SR(3)的netA的電位維持為高電平，第五級SR(5)的netA的電位從低電平變化到高電平，第七級SR(7)的netA的電位維持為低電平。如上所述，從第一級SR(I)向第八級SR(S)，掃描信號GOUT(I) GOUT(S)逐個規定期間依次成為高電平。而且，當到達時刻tf時，第四掃描控制信號CNT4的脈衝被供給至該移位寄存器410。第四掃描控制信號CNT4，如圖1所示，作為第一復位信號RESETl被供給至第六級SR(6)，作為第二置位信號SET2被供給至第八級SR(S)。由此，第六級SR(6)的netA的電位從高電平變化到低電平，第八級SR⑶的netA的電位維持為高電平。當到達時刻tg時，對該移位寄存器410供給第五掃描控制信號CNT5的脈衝。第五掃描控制信號CNT5，如圖1所示，作為第一復位信號RESETl被供給至第七級SR(7)。由此，第七級SR(7)的netA的電位從高電平變化到低電平。當到達時刻th時，對該移位寄存器410供給第六掃描控制信號CNT6的脈衝。第六掃描控制信號CNT6，如圖1所示，作為第一復位信號RESETl被供給至第八級SR(S)。由此，第八級SR(S)的netA的電位從高電平變化到低電平。如上所述，通過使用第三掃描控制信號CNT3作為使該液晶顯示裝置中包含的柵極總線GLl GL8的掃描開始的信號，使用第四 第六掃描控制信號CNT4 CNT6作為使該掃描結束的信號，來進行柵極總線GLl GL8的正方向掃描。<1.4. 2. 2反方向掃描時的動作〉接著，對進行反方向掃描時的移位寄存器410整體的動作進行說明。在液晶顯示裝置的動作中，如圖9所示，對移位寄存器410供給第一 第四柵極時鐘信號GCKl GCK4。當以第一柵極時鐘信號GCKl為基準時，第二柵極時鐘信號GCK2的相位超前90度，第三柵極時鐘信號GCK3的相位超前180度，第四柵極時鐘信號GCK4的相位超前270度。另外，正方向掃描時，以「第一柵極時鐘信號GCK1、第二柵極時鐘信號GCK2、第三柵極時鐘信號GCK3、第四柵極時鐘信號GCK4」的順序，對該移位寄存器410供給這些4相時鐘信號的時鐘脈衝，但反方向掃描時，以「第四柵極時鐘信號GCK4、第三柵極時鐘信號GCK3、第二柵極時鐘信號GCK2、第一柵極時鐘信號GCK1」的順序，對該雙穩態電路供給這些4相時鐘信號的時鐘脈衝。這種時鐘脈衝的產生順序，由顯示控制電路20進行切換。在時刻ta以前的期間，在所有級中，netA的電位成為低電平，另外，從所有級輸出的掃描信號GOUT的電位成為低電平。當到達時刻ta時，對該移位寄存器410供給第四掃描控制信號CNT4的脈衝。該第四掃描控制信號CNT4，如圖1所示，作為第二置位信號SET2被供給至第八級SR(S)，作為第一復位信號RESETl被供給至第六級SR(6)。由此，第八級SR⑶的netA的電位從低電平變化到高電平。第六級SR(6)的netA的電位維持為低電平。當到達時刻tb時，第四柵極時鐘信號GCK4從低電平變化到高電平。此時，在第八級SR⑶中，輸入端子45的電位從低電平變化到高電平，所以第八級SR(S)的netA的電位進一步上升。其結果，從第八級SR(S)輸出的掃描信號GOUT(8)成為高電平。從第八級SR(S)輸出的掃描信號G0UT(8)，如圖1所示，作為第二置位信號SET2被供給至第七級SR (7)，作為第一復位信號RESETl被供給至第五級SR ( 。由此，在時刻tb，在第七級SR (7)中，netA的電位為高電平，第五級SR (5)的netA的電位維持為低電平。當到達時刻tc時，第三柵極時鐘信號GCK3從低電平變化到高電平。此時，在第七級SR(7)中，輸入端子45的電位從低電平變化到高電平，所以第七級SR(7)的netA的電位進一步上升。其結果，從第七級SR(7)輸出的掃描信號GOUT(7)成為高電平。從第七級SR(7)輸出的掃描信號G0UT(7)，作為第一置位信號SETl被供給至第八級SR(8)。在第八級SR⑶中，netA的電位已經通過自舉而變高，所以netA的電位不會根據掃描信號GOUT (7)而發生變動。另外，在時刻tc，供給至第八級SR(8)的第二柵極時鐘信號GCK2和第四柵極時鐘信號GCK4的電位不會發生變化。因此，第八級SR⑶的netA的電位和掃描信號GOUT的電位維持時刻tb 時刻tc的電位。從第七級SR(7)輸出的掃描信號GOUT(7)，還作為第二置位信號SET2被供給至第六級SR(6)，作為第一復位信號RESETl被供給至第四級SR(4)。由此，在時刻tc，第六級SR(6)的netA的電位為高電平，第四級SIU4)的netA的電位維持為低電平。當到達時刻td時，第四柵極時鐘信號GCK4從高電平變化到低電平。由此，第八級SR(S)的netA的電位降低。另外，在時刻td，第二柵極時鐘信號GCK2從低電平變化到高電平。此時，在第八級SR(S)中，輸入端子46的電位從低電平變化到高電平，所以從第八級SR(S)輸出的掃描信號GOUT(8)成為低電平。另外，第二柵極時鐘信號GCK2作為第一時鐘CKA被供給至第六級SR (6)。所以，通過第二柵極時鐘信號GCK2從低電平變化到高電平，第六級SR(6)的netA的電位進一步上升，從第六級SR(6)輸出的掃描信號GOUT(6)成為高電平。從第六級SR(6)輸出的掃描信號G0UT(6)作為第一置位信號SETl被供給至第七級SR (7)，作為第二置位信號SET2被供給至第五級SR ( ，作為第一復位信號RESETl被供給至第三級SR(3)。對於第七級SR(7)，與時刻tc的第八級SR(S)相同，netA的電位和掃描信號GOUT的電位維持時刻tc 時刻td的電位。另外，第五級SR(5)的netA的電位為高電平，第三級SR(3)的netA的電位維持為低電平。當到達時刻te時，第三柵極時鐘信號GCK3從高電平變化到低電平。由此，第七級SR(7)的netA的電位降低。另外，在時刻te，第一柵極時鐘信號GCKl從低電平變化到高電平。此時，在第七級SR(7)中，輸入端子46的電位從低電平變化到高電平，所以從第七級SR(7)輸出的掃描信號GOUT(7)成為低電平。另外，第一柵極時鐘信號GCKl作為第一時鐘CKA被供給至第五級SR 。因此，通過第一柵極時鐘信號GCKl從低電平變化到高電平，第五級SR 的netA的電位進一步上升，從第五級SR 輸出的掃描信號GOUT( 成為高電平。從第五級SR(5)輸出的掃描信號GOUT 作為第二復位信號RESET2被供給至第八級SR(S)，作為第一置位信號SETl被供給至第六級SR(6)，作為第二置位信號SET2被供給至第四級SIU4)，作為第一復位信號RESETl被供給至第二級。由此，第八級SR(S)的netA的電位從高電平變化到低電平，第六級SR(6)的netA的電位維持為高電平，第四級SIU4)的netA的電位從低電平變化到高電平，第二級SRQ)的netA的電位維持為低電平。如上所述，從第八級SR(S)向第一級SR(I)，掃描信號GOUT(S) GOUT(I)逐個規定期間依次成為高電平。而且，當到達時刻tf時，對該移位寄存器410供給第三掃描控制信號CNT3的脈衝。第三掃描控制信號CNT3，如圖1所示，作為第二復位信號RESET2被供給至第三級SR(3)，作為第一置位信號SETl被供給至第一級SR(I)。由此，第三級SR(3)的netA的電位從高電平變化到低電平，第一級SR(I)的netA的電位維持為高電平。當到達時刻tg時，對該移位寄存器410供給第二掃描控制信號CNT2的脈衝。第二掃描控制信號CNT2，如圖1所示，作為第二復位信號RESET2被供給至第二級SR(2)。由此，第二級SRQ)的netA的電位從高電平變化到低電平。當到達時刻th時，對該移位寄存器410供給第一掃描控制信號CNTl的脈衝。第一掃描控制信號CNT1，如圖1所示，作為第二復位信號RESET2被供給至第一級SR(I)。由此，第一級SR(I)的netA的電位從高電平變化到低電平。按上述方式，通過使用第四掃描控制信號CNT4作為使該液晶顯示裝置中包含的柵極總線GLl GL8的掃描開始的信號，使用第一 第三掃描控制信號CNTl CNT3作為使該掃描結束的信號，來進行柵極總線GLl GL8的反方向掃描。根據本實施方式，對移位寄存器410的各級SR(k)，供給從之前的第三級SR(k_3)輸出的掃描信號GOUT(k-3)作為第二復位信號RESET2，供給從前一級SR(k-l)輸出的掃描信號GOUT(K-I)作為第一置位信號SET1，供給從後一級SR(k+l)輸出的掃描信號G0UT(K+1)作為第二置位信號SET2，供給從之後的第三級SR(K+;3)輸出的掃描信號GOUT(k+3)作為第一復位信號RESETl。另外，對第一級SR(I)供給第三掃描控制信號CNT3作為第一置位信號SET1，對第八級(最後一級)SR(S)供給第四掃描控制信號CNT4作為第二置位信號SET2。因此，當為了使柵極總線GLl GL8的掃描開始，而對該移位寄存器410供給第三掃描控制信號CNT3的脈衝時，以「第一級、第二級、……、第七級、第八級」的順序，對各級供給第一置位信號SETl的脈衝，進行柵極總線GLl GL8的正方向掃描。另一方面，當為了使柵極總線GLl GL8的掃描開始，而對該移位寄存器410供給第四掃描控制信號CNT4的脈衝時，以「第八級、第七級、……、第二級、第一級」的順序對各級供給第二置位信號SET2的脈衝，進行柵極總線GLl GL8的反方向掃描。在此，在本實施方式中，通過構成為移位寄存器410的各級接收2個置位信號SET1、SET2和2個復位信號RESET 1、RESET2，能夠進行柵極總線GLl GL8的掃描順序的切換。這樣，根據本實施方式，不再需要以往為了進行柵極總線的掃描順序的切換而必需的結構(「通過選擇信號進行開關的切換的結構」、「用於選擇信號的驅動電路和信號配線」等)。因此，當實現柵極總線的掃描順序能夠切換的移位寄存器時，能夠實現抑制電路面積增大、抑制消耗電流增大、抑制成本上升。另外，不需要用於切換掃描順序的開關，所以因高溫老化時開關(電晶體)的閾值電壓移位而引起產生誤動作的情況得到抑制。進一步，在本實施方式中，移位寄存器410的第奇數級和第偶數級根據不同的時鐘信號進行動作。因此，如圖8和圖9所示，能夠設置同時選擇多個柵極總線的期間。在此，用於使移位寄存器410的第奇數級動作的時鐘信號和用於使移位寄存器410的第偶數級動作的時鐘信號的相位相互偏差90度，所以在各柵極總線被選擇的期間的前一半期間進行向像素電容的預充電，在該各柵極總線被選擇的期間的後一半期間進行向像素電容的正式充電。由此，確保充分的充電時間，由對像素電容的充電不足引起的顯示品質的降低得到抑制。另外，能夠降低柵極電壓(用於使像素形成部內的薄膜電晶體11為導通狀態的電壓)、縮小薄膜電晶體11的尺寸，消耗電流也得到降低。<1.6 變形例〉在上述第一實施方式中，在netA與輸出端子51之間設置有電容器Cl，但本發明並不限定於此。該電容器Cl是為了掃描信號GOUT的波形的穩定化而設置的，也可以為不具有該電容器Cl的結構。另外，在上述第一實施方式中，設置有通過第二時鐘CKB來控制導通/斷開的薄膜電晶體T14，但本發明並不限定於此。該薄膜電晶體T14既可以是為了掃描信號GOUT的波形的穩定化而設置的部件，也可以為不具有該薄膜電晶體T14的結構。進一步，也可以構成為第一級SR(I) 第三級SRC3)中的任一個包括薄膜電晶體(第十五開關元件)，該薄膜電晶體(第十五開關元件)的柵極端子被供給作為第二復位信號RESET2輸入的控制信號，該薄膜電晶體(第十五開關元件)的漏極端子與輸出端子51連接，該薄膜電晶體(第十五開關元件)的源極端子與電源電壓VSS連接，第六級SR(6) 第八級SR(S)中的任一個包括薄膜電晶體(第十六開關元件)，該薄膜電晶體(第十六開關元件)的柵極端子被供給作為第一復位信號RESETl輸入的控制信號，該薄膜電晶體(第十六開關元件)的漏極端子與輸出端子51連接，該薄膜電晶體(第十六開關元件)的源極端子與電源電壓VSS連接。進一步，當著眼於第k級SR (k)時，也可以構成為，還具有薄膜電晶體(第十七開關元件)，該薄膜電晶體(第十七開關元件)的柵極端子被供給從之後的第二級SR (k+2)或之後的第三級SR(k+!3)輸出的掃描信號GOUT (k+幻或GOUT (k+幻，該薄膜電晶體(第十七開關元件)的漏極端子與輸出端子51連接，該薄膜電晶體(第十七開關元件)的源極端子與電源電壓VSS連接；和薄膜電晶體(第十八開關元件)，該薄膜電晶體(第十八開關元件)的柵極端子被供給之前的第二級SR(kD或之前的第三級SR(k-;3)輸出的掃描信號GOUT (k-2)或G0UT(k-;3)，該薄膜電晶體(第十八開關元件)的漏極端子與輸出端子51連接，該薄膜電晶體(第十八開關元件)的源極端子與電源電壓VSS連接。由此，能夠使掃描信號GOUT(k)的電位更可靠地降低至低電平。
<2.第二實施方式〉圖10是表示本發明的第二實施方式中的柵極驅動器40內的移位寄存器的結構的框圖。如圖10所示，該移位寄存器包括設置於顯示部10的一側的柵極驅動器內的第一移位寄存器411a ；和設置於顯示部10的另一側的柵極驅動器內的第二移位寄存器411b。無論第一移位寄存器411a還是第二移位寄存器411b，均形成與上述第一實施方式中的移位寄存器410(參照圖1)相同的結構。另外，第一移位寄存器411a和第二移位寄存器411b內的各雙穩態電路的結構也與上述第一實施方式中的結構(參照圖5)相同。進一步，移位寄存器的各級(雙穩態電路)的動作和移位寄存器整體的動作也與上述第一實施方式相同，所以省略說明。通常，從移位寄存器輸出的掃描信號，因柵極總線的配線電容(負載)的存在而產生延遲。特別是，在採用大型面板的顯示裝置中，僅在面板的一側設置有柵極驅動器的情況下，具有在接近移位寄存器的位置與遠離移位寄存器的位置的掃描信號的波形區別大的問題。例如，在圖11㈧中由附圖標記Pl的箭頭所示的位置的掃描信號的波形形成如圖11 (B)所示的波形，在圖Il(A)中由附圖標記P2的箭頭所示的位置中的掃描信號的波形形成如圖Il(C)所示的波形。在這種情況下，在距移位寄存器遠的位置產生對像素電容的充電不足，導致顯示品質降低。這點，根據本實施方式，從顯示部10的兩側對1根柵極總線實施充電，由此，由大型面板的充電不足引起的顯示品質的降低得到抑制。圖12是表示本發明的第三實施方式中的柵極驅動器40內的移位寄存器的結構的框圖。如圖12所示，該移位寄存器包括設置於顯示部10的一側的柵極驅動器內的第一移位寄存器412a;和設置於顯示部10的另一側的柵極驅動器內的第二移位寄存器412b。詳細而言，上述第一實施方式中的移位寄存器410(圖1參照)內的雙穩態電路中的第奇數級SR(l), SR (3), SR (5)和SR (7)設置於顯示部10的一側(在圖12中顯示部10的左側)，第偶數級SR⑵、SR(4)、SR(6)和SR⑶設置於顯示部10的另一側(在圖12中顯示部10的右側)。此外，各雙穩態電路的結構和動作、移位寄存器整體的動作，與上述第一實施方式相同，所以省略說明。根據本實施方式，能夠使移位寄存器平均1級的尺寸(源極總線的延伸方向上的尺寸)為上述第一實施方式中的尺寸的大致二分之一。因此，能夠使作為面板的邊框必需的面積減小。由此，實現使用液晶面板的各種產品的小型化。<4.第四實施方式〉在本實施方式中，整體結構和柵極驅動器的結構，與圖1 圖3所示的上述第一實施方式中的結構大致相同，所以省略詳細說明。圖13是表示本實施方式中的雙穩態電路的結構的電路圖。在本實施方式中，不僅設置有圖5所示的上述第一實施方式中的結構要素，還設置有3個薄膜電晶體T5 (第五開關元件)；T6(第六開關元件)；Τ7(第七開關元件)；用於接收第二時鐘CKB的輸入端子47。其中，輸入端子46和輸入端子47也可以為相同的端子(1個端子)。薄膜電晶體Τ6的源極端子、薄膜電晶體Τ7的漏極端子和薄膜電晶體Τ5的柵極端子相互連接。另外，為了方便將這些相互連接的區域(配線)稱為「netB」(第二節點)。薄膜電晶體T5的柵極端子與netB連接，薄膜電晶體T5的漏極端子與netA連接，薄膜電晶體T5的源極端子與電源電壓VSS連接。薄膜電晶體T6的柵極端子和漏極端子與輸入端子47連接(S卩，成為二極體連接)，薄膜電晶體T6的源極端子與netB連接。薄膜電晶體T7的柵極端子與netA連接，薄膜電晶體T7的漏極端子與netB連接，薄膜電晶體T7的源極端子與電源電壓VSS連接。由此，在圖13中由附圖標記60所示的部分的電路形成輸出表示netA的電位的信號的理論反轉信號的理論值與第二時鐘CKB的理論值之理論積的AND電路。在本實施方式中，通過該AND電路來實現第二節點控制部。當netB的電位成為高電平時，薄膜電晶體T5使netA的電位為低電平。當第二時鐘CKB成為高電平時，薄膜電晶體T6使netB的電位為高電平。當netA的電位成為高電平時，薄膜電晶體T7使netB的電位為低電平。如上所述，當netA的電位為低電平且第二時鐘CKB成為高電平時，薄膜電晶體T5成為導通狀態，netA的電位向電源電壓VSS的電位饋通(下降)。接著，邊參照圖13 圖15，邊對本實施方式中的移位寄存器410的各級(雙穩態電路)的動作進行說明。此外，圖14是進行正方向掃描時的時序圖，圖15是進行反方向掃描時的時序圖。移位寄存器410整體的動作與上述第一實施方式相同，所以省略說明。<4. 3.1正方向掃描時的動作〉對進行正方向掃描時的雙穩態電路的動作進行說明。如圖14所示，在液晶顯示裝置的動作中，對輸入端子45供給第一時鐘CKA，對輸入端子46和輸入端子47供給第二時鐘CKB。在時刻tl以前的期間，根據第二時鐘CKB的電位的變化，netB的電位按每規定期間成為高電平，除了薄膜電晶體T5成為導通狀態之外，還進行與上述第一實施方式相同的動作。詳細而言，在時刻tl以前的期間，netA的電位維持為低電平，而第二時鐘CKB的電位按每規定期間重複高電平和低電平。如上所述，當netA的電位為低電平且第二時鐘CKB成為高電平時，薄膜電晶體T5成為導通狀態。因此，在時刻tl以前的期間，在第二時鐘CKB成為高電平的期間，薄膜電晶體T5成為導通狀態。當到達時刻tl時，對輸入端子41供給第一置位信號SETl的脈衝。由此，與上述第一實施方式相同，netA的電位從低電平變化到高電平，薄膜電晶體TS成為導通狀態。另外，與上述第一實施方式相同，在時刻Tl 時刻t2的期間中，掃描信號GOUT維持為低電平。但是，在本實施方式中，薄膜電晶體T7的柵極端子與netA連接。因此，通過netA的電位成為高電平，薄膜電晶體T7成為導通狀態。由此，netB的電位成為低電平，所以薄膜電晶體T5成為斷開狀態。因此，在時刻tl 時刻t2的期間中，不會產生「薄膜電晶體T5成為導通狀態而netA的電位降低」的情況。當到達時刻t2時，第一時鐘CKA從低電平變化到高電平。由此，與上述第一實施方式相同，netA的電位上升。而且，掃描信號GOUT的電位上升至第一時鐘CKA的高電平的電位，與該雙穩態電路的輸出端子51連接的柵極總線成為選擇狀態。但是，netA的電位從時刻tl開始成為高電平，所以薄膜電晶體T7維持為導通狀態。另外，在時刻t2 時刻t3的期間中，第二時鐘CKB成為低電平，所以薄膜電晶體T6成為斷開狀態。因而，在時刻t2 時刻t3的期間中，netB的電位成為低電平，薄膜電晶體T5成為斷開狀態。因此，在時刻t2 時刻t3的期間中，不會產生「薄膜電晶體T5成為導通狀態而netA的電位降低」的情況。當到達時刻t3時，對輸入端子42供給第二置位信號SET2的脈衝。由此，薄膜電晶體T2成為導通狀態，但與上述第一實施方式相同，不會因薄膜電晶體T2成為導通狀態而引起netA的電位發生變動。另外，在時刻t3，第一時鐘CKA的電位和第二時鐘CKB的電位不發生變化，所以netA和掃描信號GOUT維持時刻t2 時刻t3的電位。當到達時刻t4時，第一時鐘CKA從高電平變化到低電平，第二時鐘CKB從低電平變化到高電平。由此，與上述第一實施方式相同，掃描信號GOUT的電位成為低電平。netA的電位與時刻t2 時刻t4的期間相比降低，但維持為高電平的狀態。因此，即使在時刻t4以後的期間中，薄膜電晶體T7也維持為導通狀態。由此，netB的電位成為低電平，所以薄膜電晶體T5成為斷開狀態。因此，在時刻t4 時刻t5的期間中，不會產生「薄膜電晶體T5成為導通狀態而netA的電位降低」的情況。在時刻t5以後的期間，根據第二時鐘CKB的電位的變化，netB的電位按每規定期間成為高電平，除了薄膜電晶體T5成為導通狀態之外，進行與上述第一實施方式相同的動作。<4. 3. 2反方向掃描時的動作〉對進行反方向掃描時的雙穩態電路的動作進行說明。如圖15所示，在液晶顯示裝置的動作中，對輸入端子45供給第一時鐘CKA，對輸入端子46和輸入端子47供給第二時鐘CKB。在時刻tl以前的期間，根據第二時鐘CKB的電位的變化，netB的電位按每規定期間成為高電平，除了薄膜電晶體T5成為導通狀態之外，還進行與上述第一實施方式相同的動作。當到達時刻tl時，對輸入端子42供給第二置位信號SET2的脈衝。由此，與上述第一實施方式相同，neU的電位從低電平變化到高電平，薄膜電晶體TS成為導通狀態。另外，與上述第一實施方式相同，在時刻tl 時刻t2的期間中，掃描信號GOUT維持為低電平。另外，與正方向掃描時相同，在時刻tl 時刻t2期間中，不會產生「薄膜電晶體T5成為導通狀態而netA的電位降低」的情況。當到達時刻t2時，第一時鐘CKA從低電平變化到高電平。由此，與上述第一實施方式相同，netA的電位上升。而且，掃描信號GOUT的電位上升至第一時鐘CKA的高電平的電位，與該雙穩態電路的輸出端子51連接的柵極總線成為選擇狀態。另外，netA的電位從時刻tl開始成為高電平，並且與正方向掃描時相同，在時刻t2 時刻t3的期間中，不會產生「薄膜電晶體T5成為導通狀態而netA的電位降低」的情況。當到達時刻t3時，對輸入端子41供給第一置位信號SETl的脈衝。由此，薄膜電晶體Tl成為導通狀態，但與上述第一實施方式相同，不會因薄膜電晶體Tl成為導通狀態而引起netA的電位發生變動。另外，在時刻t3，第一時鐘CKA的電位和第二時鐘CKB的電位不發生變化，所以netA和掃描信號GOUT維持時刻t2 時刻t3的電位。當到達時刻t4時，第一時鐘CKA從高電平變化到低電平，第二時鐘CKB從低電平變化到高電平。由此，與上述第一實施方式相同，掃描信號GOUT的電位成為低電平。netA的電位與時刻t2 時刻t4的期間相比降低，但維持為高電平的狀態。因此，與正方向掃描時相同，在時刻t4 時刻t5的期間中，不會產生「薄膜電晶體T5成為導通狀態而netA的電位降低」的情況。在時刻t5以後的期間，根據第二時鐘CKB的電位的變化，netB的電位按每規定期間成為高電平，除了薄膜電晶體T5成為導通狀態之外，還進行與上述第一實施方式相同的動作。根據本實施方式，無論是正方向掃描時還是反方向掃描時，在時刻Tl以前的期間和在時刻t5以後的期間，netB的電位根據第二時鐘CKB的電位的變化，按每規定期間成為高電平(參照圖14和圖15)。因此，在時刻tl以前的期間和在時刻t5以後的期間，按每規定期間薄膜電晶體T5成為導通狀態。由此，例如即使在由於高溫老化而產生薄膜電晶體TS的閾值電壓的移位且該薄膜電晶體TS中的漏電流變大的情況下，netA的電位也按每規定期間可靠地成為低電平，來自輸出端子51的異常脈衝的輸出得到抑制。另外，由那種異常脈衝依次被供給至後一級引起產生移位寄存器的異常動作的情況得到抑制。除了圖13所示的結構之外，也可以構成為具有當第一時鐘CKA成為高電平時使netB的電位為低電平的薄膜電晶體。由此，在第一時鐘CKA成為高電平的期間，netB的電位可靠地成為低電平，所以薄膜電晶體T5的閾值電壓的移位得到抑制。在本實施方式中，整體結構和柵極驅動器的概略結構與圖2和圖3所示的上述第一實施方式中的結構大致相同，所以省略詳細說明。圖16是表示本實施方式中的柵極驅動器40內的移位寄存器413的結構的框圖。如圖16所示，該移位寄存器413包括8個雙穩態電路SR(I) SR(S)。各雙穩態電路設置有用於分別接收4相時鐘信號CKA、CKB、CKC(以下稱為「第三時鐘」。)和CKD(以下稱為「第四時鐘」。)的輸入端子；用於接收低電平的電源電壓VSS的輸入端子；用於接收第一置位信號SETl的輸入端子；用於接收第二置位信號SET2的輸入端子；用於接收第一復位信號RESETl的輸入端子；用於接收第二復位信號RESET2的輸入端子；和用於輸出掃描信號GOUT的輸出端子。下面，對輸入到各級(各雙穩態電路)的4相時鐘信號CKA、CKB、CKC和CKD進行
說明。此外，第一置位信號SET1、第二置位信號SET2、第一復位信號RESET1、第二復位信號RESET2和電源電壓VSS與上述第一實施方式相同，所以省略說明。對於第一級SR(I)和第五級SR( ，供給第一柵極時鐘信號GCKl作為第一時鐘CKA,供給第三柵極時鐘信號GCK3作為第二時鐘CKB，供給第二柵極時鐘信號GCK2作為第三時鐘CKC，供給第四柵極時鐘信號GCK4作為第四時鐘CKD。對於第二級SRQ)和第六級SR(6)，供給第二柵極時鐘信號GCK2作為第一時鐘CKA,供給第四柵極時鐘信號GCK4作為第二時鐘CKB，供給第一柵極時鐘信號GCKl作為第三時鐘CKC，供給第三柵極時鐘信號GCK3作為第四時鐘CKD。
對於第三級SRC3)和第七級SR(7)，供給第三柵極時鐘信號GCK3作為第一時鐘CKA,供給第一柵極時鐘信號GCKl作為第二時鐘CKB，供給第四柵極時鐘信號GCK4作為第三時鐘CKC，供給第二柵極時鐘信號GCK2作為第四時鐘CKD。對於第四級SR(4)和第八級SR(S)，供給第四柵極時鐘信號GCK4作為第一時鐘CKA,供給第二柵極時鐘信號GCK2作為第二時鐘CKB，供給第三柵極時鐘信號GCK3作為第三時鐘CKC，供給第一柵極時鐘信號GCKl作為第四時鐘CKD。圖17是表示本實施方式中的雙穩態電路的結構的電路圖。在本實施方式中，除了圖5所示的上述第一實施方式中的結構要素之外，還設置有6個薄膜電晶體T8 T13(第八 第十三開關元件)；接收第三時鐘CKC的輸入端子48 ；和接收第四時鐘CKD的輸入端子49。薄膜電晶體Τ8的柵極端子、薄膜電晶體Τ9的源極端子和薄膜電晶體TlO的漏極端子相互連接。此外，為了方便將這些相互連接的區域(配線)稱為「netBl」(第三節點)。薄膜電晶體Tll的柵極端子、薄膜電晶體T12的源極端子和薄膜電晶體T13的漏極端子相互連接。此外，為了方便將這些相互連接的區域(配線)稱為「netB2」(第四節點)。薄膜電晶體T8的柵極端子與netBl連接，薄膜電晶體T8的漏極端子與netA連接，薄膜電晶體T8的源極端子與電源電壓VSS連接。薄膜電晶體T9的柵極端子和漏極端子與輸入端子48連接(即，成為二極體連接)，薄膜電晶體T9的源極端子與netBl連接。薄膜電晶體TlO的柵極端子與netA連接，薄膜電晶體TlO的漏極端子與netBl連接，薄膜電晶體TlO的源極端子與電源電壓VSS連接。當netBl的電位成為高電平時，薄膜電晶體T8使netA的電位為低電平。當第三時鐘CKC成為高電平時，薄膜電晶體T9使netBl的電位為高電平。當netA的電位成為高電平時，薄膜電晶體TlO使netBl的電位為低電平。薄膜電晶體Tll的柵極端子與netB2連接，薄膜電晶體Tll的漏極端子與netA連接，薄膜電晶體Tll的源極端子與電源電壓VSS連接。薄膜電晶體T12的柵極端子和漏極端子與輸入端子49連接(即，成為二極體連接)，薄膜電晶體T12的源極端子與netB2連接。薄膜電晶體T13的柵極端子與netA連接，薄膜電晶體T13的漏極端子與netB2連接，薄膜電晶體T13的源極端子與電源電壓VSS連接。當netB2的電位成為高電平時，薄膜電晶體Tll使netA的電位為低電平。當第四時鐘CKD成為高電平時，薄膜電晶體T12使netB2的電位為高電平。當netA的電位成為高電平時，薄膜電晶體T13使netB2的電位為低電平。接著，邊參照圖17 圖19，邊對本實施方式中的移位寄存器413的各級(雙穩態電路)的動作進行說明。此外，圖18是進行正方向掃描時的時序圖，圖19是進行反方向掃描時的時序圖。移位寄存器413整體的動作與上述第一實施方式相同，所以省略說明。對進行正方向掃描時的雙穩態電路的動作進行說明。如圖18所示，在液晶顯示裝置的動作中，對輸入端子45供給第一時鐘CKA，對輸入端子46供給第二時鐘CKB，對輸入端子48供給第三時鐘CKC，對輸入端子49供給第四時鐘CKD。這樣，在本實施方式中，對雙穩態電路供給相位各偏差90度的4相時鐘信號。在時刻tl以前的期間，netA的電位和掃描信號GOUT的電位(輸出端子51的電26/29 頁
位)成為低電平。另外，在時刻tl以前的期間，根據第三時鐘CKC，netBl的電位交替重複高電平和低電平，根據第四時鐘CKD，netB2的電位交替重複低電平和高電平。由此，在時刻tl以前的期間，薄膜電晶體T8和薄膜電晶體Tll按規定期間成為導通狀態。當到達時刻tl時，對輸入端子41供給第一置位信號SETl的脈衝。由此，與上述第一實施方式相同，netA的電位從低電平變化到高電平，薄膜電晶體TS成為導通狀態。另外，在時刻tl 時刻t2的期間中，第一時鐘CKA成為低電平，所以掃描信號GOUT維持為低電平。但是，在本實施方式中，薄膜電晶體T10、T13的柵極端子與netA連接。因此，通過netA的電位成為高電平，薄膜電晶體T10、T13成為導通狀態。由此，netBl和netB2的電位成為低電平，所以薄膜電晶體T8，T11成為斷開狀態。因此，在時刻tl 時刻t2的期間中，不會產生「薄膜電晶體T8或薄膜電晶體Tll成為導通狀態而netA的電位降低」的情況。當到達時刻t2時，第一時鐘CKA從低電平變化到高電平。由此，與上述第一實施方式相同，掃描信號GOUT的電位上升至第一時鐘CKA的高電平的電位，與該雙穩態電路的輸出端子51連接的柵極總線成為選擇狀態。但是，netA的電位從時刻tl開始成為高電平，所以薄膜電晶體T10、T13維持為導通狀態。因此，在時刻t2 時刻t3的期間中，netBl的電位和netB2的電位成為低電平，薄膜電晶體T8、T11成為斷開狀態。因此，在時刻t2 時刻t3的期間中，不會產生「薄膜電晶體T8或薄膜電晶體Tll成為導通狀態而netA的電位降低」的情況。當到達時刻t3時，對輸入端子42供給第二置位信號SET2的脈衝。由此，薄膜電晶體T2成為導通狀態，但與上述第一實施方式相同，不會因薄膜電晶體T2成為導通狀態而引起netA的電位發生變動。另外，在時刻t3，第一時鐘CKA的電位和第二時鐘CKB的電位不發生變化，所以netA和掃描信號GOUT維持時刻t2 時刻t3中的電位。當到達時刻t4時，第一時鐘CKA從高電平變化到低電平，第二時鐘CKB從高電平變化到低電平。由此，與上述第一實施方式相同，掃描信號GOUT的電位成為低電平。netA的電位與時刻t2 時刻t4的期間相比降低，但維持為高電平的狀態。因此，即使在時刻t4以後的期間中，薄膜電晶體T10、T13也維持為導通狀態。由此，netBl的電位和netB2的電位成為低電平，所以薄膜電晶體T8、Tll成為斷開狀態。因此，在時刻t4 時刻t5的期間中，不會產生「薄膜電晶體T8或薄膜電晶體Tll成為導通狀態而netA的電位降低」的情況。在時刻t5以後的期間，與時刻t0以前的期間相同，薄膜電晶體T8和薄膜電晶體Tll按每規定期間成為導通狀態。<5.4. 2反方向掃描時的動作〉對進行反方向掃描時的雙穩態電路的動作進行說明。如圖19所示，液晶顯示裝置的動作中，對輸入端子45供給第一時鐘CKA，對輸入端子46供給第二時鐘CKB，對輸入端子48供給第三時鐘CKC，對輸入端子49供給第四時鐘CKD。在時刻tl以前的期間，與正方向掃描時相同，薄膜電晶體T8和薄膜電晶體Tll按每規定期間成為導通狀態。當到達時刻tl時，對輸入端子42供給第二置位信號SET2的脈衝。由此，netA的電位從低電平變化到高電平，薄膜電晶體TS成為導通狀態。另外，在時刻tl 時刻t2的期間中，第一時鐘CKA成為低電平，所以掃描信號GOUT維持為低電平。此外，與正方向掃描時相同，在時刻tl 時刻t2期間中，不會產生「薄膜電晶體T8或薄膜電晶體Tll成為導通狀態而netA的電位降低」的情況。
31
當到達時刻t2時，第一時鐘CKA從低電平變化到高電平。由此，與上述第一實施方式相同，掃描信號GOUT的電位上升至第一時鐘CKA的高電平的電位，與該雙穩態電路的輸出端子51連接的柵極總線成為選擇狀態。此外，與正方向掃描時相同，在時刻t2 時刻t3的期間中，不會產生「薄膜電晶體T8或薄膜電晶體Tll成為導通狀態而netA的電位降低」的情況。當到達時刻t3時，對輸入端子41供給第一置位信號SETl的脈衝。由此，薄膜電晶體Tl成為導通狀態，但與上述第一實施方式相同，不會因薄膜電晶體Tl成為導通狀態而引起netA的電位發生變動。另外，在時刻t3，第一時鐘CKA的電位和第二時鐘CKB的電位不發生變化，所以對於netA和掃描信號G0UT，維持為時刻t2 時刻t3的電位。當到達時刻t4時，第一時鐘CKA從高電平變化到低電平，第二時鐘CKB從低電平變化到高電平。由此，與上述第一實施方式相同，掃描信號GOUT的電位成為低電平。netA的電位與時刻t2 時刻t4期間相比降低，但維持為高電平的狀態。因此，即使在時刻t4以後的期間中，薄膜電晶體T10、T13維持為導通狀態。由此，netBl的電位和netB2的電位成為低電平，所以薄膜電晶體T8、T11成為斷開狀態。因此，在時刻t4 時刻t5的期間中，不會產生「薄膜電晶體T8或薄膜電晶體Tll成為導通狀態而netA的電位降低」的情況。在時刻t5以後的期間，與正方向掃描時相同，薄膜電晶體T8和薄膜電晶體Tll按每規定期間成為導通狀態。根據本實施方式，不論在正方向掃描時，也不論在反方向掃描時，在時刻Tl以前的期間和在時刻t5以後的期間，netBl的電位根據第三時鐘CKC的電位的變化，按每規定期間成為高電平，netB2的電位根據第四時鐘CKD的電位的變化，按每規定期間成為高電平(參照圖19和圖20)。在此，第三時鐘CKC和第四時鐘CKD的相位偏差180度。因此，在時刻tl以前的期間和在時刻t5以後的期間，薄膜電晶體T8和薄膜電晶體Tll中的任一個成為導通狀態。由此，例如即使因高溫老化而產生薄膜電晶體TS的閾值電壓的移位，該薄膜電晶體TS中的漏電流變大的情況下，netA的電位也固定為低電平，來自輸出端子51的異常脈衝的輸出和由那種異常脈衝依次被供給至後一級導致產生移位寄存器的異常動作的情況，與上述第四實施方式相比，被更有效地抑制。除了圖17所示的結構之外，也可以構成為具有當第四時鐘CKD成為高電平時使netBl的電位為低電平的薄膜電晶體和當第三時鐘CKC成為高電平時使netB2的電位為低電平的薄膜電晶體。由此，在第四時鐘CKD成為高電平的期間，netBl的電位可靠地成為低電平，在第三時鐘CKC成為高電平的期間，netB2的電位可靠地成為低電平。其結果，薄膜電晶體T8、T11的閾值電壓的移位被抑制。在本實施方式中，整體結構和柵極驅動器的概略結構與圖2和圖3所示的上述第一實施方式中的結構大致相同，所以省略詳細說明。其中，作為用於控制柵極總線GLl GL8的掃描順序(掃描方向)的信號，在上述第一實施方式中，第一 第六掃描控制信號CNTl CNT6被從顯示控制電路20發送到柵極驅動器40，與此相對，在本實施方式中，第一 第四掃描控制信號CNTl CNT4被從顯示控制電路20發送到柵極驅動器40。圖20是表示本實施方式中的柵極驅動器40內的移位寄存器414的結構的框圖。如圖20所示，該移位寄存器414包括8個雙穩態電路SR(I) SR(S)。各雙穩態電路設置有用於分別接收2相時鐘信號CKA、CKB的輸入端子；用於接收低電平的電源電壓VSS的輸入端子；用於接收第一置位信號SETl的輸入端子；用於接收第二置位信號SET2的輸入端子；用於接收第一復位信號RESETl的輸入端子；用於接收第二復位信號RESET2的輸入端子；和用於輸出掃描信號GOUT的輸出端子。其中，移位寄存器414的各級(雙穩態電路)的結構與圖5所示的上述第一實施方式中的結構相同，所以省略說明。在上述第一實施方式中，如圖1所示，作為第二復位信號RESET2供給至第一級SR(I)的信號和作為第二復位信號RESET2供給至第二級SIU2)的信號是不同的。具體而言，作為第二復位信號RESET2，對第一級SR(I)供給第一掃描控制信號CNT1，對第二級SR(2)供給第二掃描控制信號CNT2。與此相對，在本實施方式中，如圖20所示，不論對第一級SR(I)還是對第二級SIU2)，均供給第一掃描控制信號CNTl作為第二復位信號RESET2。另外，在上述第一實施方式中，如圖1所示，作為第一復位信號RESETl供給至第七級SR(7)的信號和作為第一復位信號RESETl供給至第八級SR(8)的信號是不同的。具體而言，作為第一復位信號RESET1，對第七級SR(7)供給第五掃描控制信號CNT5，對第八級SR(S)供給第六掃描控制信號CNT6。與此相對，在本實施方式中，如圖20所示，不論對第七級SR(7)還是對第八級SR(S)，都供給第四掃描控制信號CNT4作為第一復位信號RESET1。接著，對本實施方式中的移位寄存器414整體的動作進行說明。此外，圖21是進行正方向掃描時的時序圖，圖22是進行反方向掃描時的時序圖。移位寄存器的各級(雙穩態電路)的動作與上述第一實施方式相同，所以省略說明。對進行正方向掃描時的移位寄存器414整體的動作進行說明。在本實施方式中，在時刻tf以前的期間，進行與上述第一實施方式相同的動作。當到達時刻tf時，如圖21所示，產生第三掃描控制信號CNT3的脈衝。該第三掃描控制信號CNT3作為第一復位信號RESETl被供給至第六級SR (6)。由此，第六級SR (6)的netA的電位從高電平變化到低電平。在時刻tg，即使對被供給至任一級的第一復位信號RESETl也不產生脈衝。因此，對於任一級，在時刻tg的定時netA的電位均不會從高電平變化到低電平。當到達時刻th時，如圖21所示，產生第四掃描控制信號CNT4的脈衝。該第四掃描控制信號CNT4，作為第一復位信號RESETl被供給至第七級SR(7)和第八級SR(S)。由此，第七級SR(7)和第八級SR(S)的netA的電位從高電平變化到低電平。對進行反方向掃描時的移位寄存器414整體的動作進行說明。在本實施方式中，在時刻tf以前的期間，進行與上述第一實施方式相同的動作。當到達時刻tf時，如圖22所示，產生第二掃描控制信號CNT2的脈衝。該第二掃描控制信號CNT2作為第二復位信號RESET2被供給至第三級SRC3)。由此，第三級SR ( 的netA的電位從高電平變化到低電平。在時刻tg，即使對被供給至任一級的第二復位信號RESET2也不產生脈衝。因此，對於任一級，在時刻tg的定時，netA的電位均不會從高電平變化到低電平。當到達時刻th時，如圖22所示，產生第一掃描控制信號CNTl的脈衝。該第一掃描控制信號CNTl作為第二復位信號RESET2被供給至第二級SRQ)和第一級SR(I)。由此，第二級SRQ)和第一級SR(I)的netA的電位從高電平變化到低電平。另外，擔心以下情況在正方向掃描時，在時刻th的定時，當第三柵極時鐘信號GCK3從低電平變化到高電平時，第七級SR(7)的netA的電位通過上述自舉而上升。因此，優選在時刻th 時刻ti的期間，第三柵極時鐘信號GCK3不成為高電平(參照在圖21中由附圖標記81的箭頭所示的部分)。同樣，優選在反方向掃描時，在時刻th 時刻ti的期間，第二柵極時鐘信號GCK2不成為高電平(參照在圖22中由附圖標記82的箭頭表示的部分)。<6. 3 效果〉根據本實施方式，通過比上述第一實施方式少的數量的控制信號來控制柵極總線GLl GL8的掃描順序。因此，與上述第一實施方式相比，信號配線被削減，另外，應在顯示控制電路20生成的信號被削減。由此，能夠進一步提高電路面積的降低、消耗電流的降低、成本的降低等的效果。<7.其它〉在上述各實施方式中，列舉液晶顯示裝置為例進行了說明，但本發明並不限定於此。如果構成為具有能夠切換柵極總線的掃描順序的移位寄存器，則也能夠將本發明適用於有機EL (Electro Luminsecence)等其它顯不裝置。附圖標記說明10......顯示部20……顯示控制電路30……源極驅動器(視頻信號線驅動電路)40……柵極驅動器(掃描信號線驅動電路)41 49……(雙穩態電路的)輸入端子51……(雙穩態電路的)輸出端子410 414……移位寄存器SR(I) SR(η)......雙穩態電路TS, Tl ~ T14……薄膜電晶體Cl......電容器GLl GLn……柵極總線SLl SLm......源極總線CNTl CNT6……第一 第六掃描控制信號GCKl GCK4……第一 第四柵極時鐘信號CKA, CKB, CKC, CKD……第一時鐘、第二時鐘、第三時鐘、第四時鐘GOUT (1) GOUT (η)......掃描信號SETl……第一置位信號SET2……第二置位信號RESETl……第一復位信號RESET2......第二復位信號
權利要求
1.ー種移位寄存器，其特徵在幹所述移位寄存器包含具有第一狀態和第二狀態並相互串聯連接的多個雙穩態電路，所述多個雙穩態電路根據至少4相時鐘信號依次成為第一狀態，所述至少4相時鐘信號包含 作為第一時鐘信號和第二時鐘信號被供給至所述多個雙穩態電路中的第奇數級雙穩態電路的2相時鐘信號；和作為所述第一時鐘信號和所述第二時鐘信號被供給至所述多個雙穩態電路中的第偶數級雙穩態電路的2相時鐘信號， 各雙穩態電路具有輸出節點，其輸出表示所述第一狀態和所述第二狀態中的任ー狀態的狀態信號； 輸出控制用開關元件，該輸出控制用開關元件的第二電極被供給所述第一時鐘信號， 該輸出控制用開關元件的第三電極與所述輸出節點連接；第一第一節點充電部，其用於根據從該各雙穩態電路的前ー級雙穩態電路輸出的狀態信號，對與所述輸出控制用開關元件的第一電極連接的第一節點進行充電；第二第一節點充電部，其用於根據從該各雙穩態電路的後ー級雙穩態電路輸出的狀態信號，對所述第一節點進行充電；第一第一節點放電部，其用於根據從該各雙穩態電路後的第三級雙穩態電路輸出的狀態信號，對所述第一節點進行放電；和第二第一節點放電部，其用於根據從該各雙穩態電路前的第三級雙穩態電路輸出的狀態信號，對所述第一節點進行放電。
2.如權利要求1所述的移位寄存器，其特徵在於所述第一時鐘信號和所述第二時鐘信號的相位相互偏差180度。
3.如權利要求1所述的移位寄存器，其特徵在於被供給至所述第奇數級雙穩態電路的2相時鐘信號和被供給至所述第偶數級雙穩態電路的2相時鐘信號的相位分別相互偏差90度。
4.如權利要求1所述的移位寄存器，其特徵在於所述第一時鐘信號從高電平變化到低電平的定時和所述第二時鐘信號從低電平變化到高電平的定時相同，且所述第一時鐘信號從低電平變化到高電平的定時和所述第二時鐘信號從高電平變化到低電平的定時相同。
5.如權利要求1所述的移位寄存器，其特徵在幹 所述4相時鐘信號的佔空比分別為50%。
6.如權利要求1所述的移位寄存器，其特徵在幹 在各雙穩態電路中，所述第一第一節點充電部包含第一開關元件，該第一開關元件的第一電極和第二電極被供給從該各雙穩態電路的前ー級雙穩態電路輸出的狀態信號，該第一開關元件的第三電極與所述第一節點連接，所述第二第一節點充電部包含第二開關元件，該第二開關元件的第一電極和第二電極被供給從該各雙穩態電路的後ー級雙穩態電路輸出的狀態信號，該第二開關元件的第三電極與所述第一節點連接，所述第一第一節點放電部包含第三開關元件，該第三開關元件的第一電極被供給從該各雙穩態電路後的第三級雙穩態電路輸出的狀態信號，該第三開關元件的第二電極與所述第一節點連接，該第三開關元件的第三電極被供給低電平的電位，所述第二第一節點放電部包含第四開關元件，該第四開關元件的第一電極被供給從該各雙穩態電路前的第三級雙穩態電路輸出的狀態信號，該第四開關元件的第二電極與所述第一節點連接，該第四開關元件的第三電極被供給低電平的電位。
7.如權利要求1所述的移位寄存器，其特徵在於 各雙穩態電路還具有第五開關元件，該第五開關元件的第二電極與所述第一節點連接，該第五開關元件的第三電極被供給低電平的電位；和第二節點控制部，其根據所述第二時鐘信號和所述第一節點的電位，對與所述第五開關元件的第一電極連接的第二節點的電位進行控制。
8.如權利要求7所述的移位寄存器，其特徵在幹 所述第二節點控制部包括第六開關元件，該第六開關元件的第一電極和第二電極被供給所述第二時鐘信號，該第六開關元件的第三電極與所述第二節點連接；和第七開關元件，該第七開關元件的第一電極與所述第一節點連接，該第七開關元件的第二電極與所述第二節點連接，該第七開關元件的第三電極被供給低電平的電位。
9.如權利要求1所述的移位寄存器，其特徵在幹所述第奇數級雙穩態電路，接收供給至所述第偶數級雙穩態電路的2相時鐘信號分別作為第三時鐘信號和第四時鐘信號，所述第偶數級雙穩態電路，接收供給至所述第奇數級雙穩態電路的2相時鐘信號分別作為所述第三時鐘信號和所述第四時鐘信號， 各雙穩態電路還具有第八開關元件，該第八開關元件的第二電極與所述第一節點連接，該第八開關元件的第三電極被供給低電平的電位；第三節點控制部，其根據所述第三時鐘信號和所述第一節點的電位，對與所述第八開關元件的第一電極連接的第三節點的電位進行控制；第十一開關元件，該第十一開關元件的第二電極與所述第一節點連接，該第十一開關元件的第三電極被供給低電平的電位；和第四節點控制部，其根據所述第四時鐘信號和所述第一節點的電位，對與所述第十一開關元件的第一電極連接的第四節點的電位進行控制。
10.如權利要求9所述的移位寄存器，其特徵在於 所述第三節點控制部包括第九開關元件，該第九開關元件的第一電極和第二電極被供給所述第三時鐘信號，該第九開關元件的第三電極與所述第三節點連接；和第十開關元件，該第十開關元件的第一電極與所述第一節點連接，該第十開關元件的第二電極與所述第三節點連接，該第十開關元件的第三電極被供給低電平的電位， 所述第四節點控制部包括第十二開關元件，該第十二開關元件的第一電極和第二電極被供給所述第四時鐘信號，該第十二開關元件的第三電極與所述第四節點連接；和第十三開關元件，該第十三開關元件的第一電極與所述第一節點連接，該第十三開關元件的第二電極與所述第四節點連接，該第十三開關元件的第三電極被供給低電平的電位。
11.如權利要求1所述的移位寄存器，其特徵在幹從外部供給3個第一級側控制信號，其用於通過所述第二第一節點放電部分別使所述多個雙穩態電路中的第一級、第二級和第三級的雙穩態電路中包含的所述第一節點放電，從外部供給3個最後一級側控制信號，其用於通過所述第一第一節點放電部分別使所述多個雙穩態電路中的最後ー級、最後一級的前一級和最後一級的前ー級之前ー級的雙穩態電路中包含的所述第一節點放電。
12.如權利要求11所述的移位寄存器，其特徵在幹所述3個第一級側控制信號中的2個第一級側控制信號通過1個信號實現，所述3個最後一級側控制信號中的2個最後一級側控制信號通過1個信號實現。
13.如權利要求12所述的移位寄存器，其特徵在幹在所述多個雙穩態電路中的第一級、第二級和第三級的雙穩態電路各自中，在所述第一節點通過所述第二第一節點充電部充電後至所述第一節點通過所述第二第一節點放電部放電的期間，所述第一時鐘信號從低電平向高電平的變化被抑制，在所述多個雙穩態電路中的最後ー級、最後一級的前一級和最後一級的前一級之前一級的雙穩態電路各自中，在所述第一節點通過所述第一第一節點充電部充電後至所述第一節點通過所述第一第一節點放電部放電的期間，所述第一時鐘信號從低電平向高電平的變化被抑制。
14.如權利要求11所述的移位寄存器，其特徵在幹所述多個雙穩態電路中的第一級、第二級和第三級的雙穩態電路中的任ー個包含第十五開關元件，該第十五開關元件的第一電極被供給所述第一級側控制信號，該第十五開關元件的第二電極與所述輸出節點連接，該第十五開關元件的第三電極被供給低電平的電位，所述多個雙穩態電路中的最後ー級、最後一級的前一級和最後一級的前ー級之前ー級的雙穩態電路中的任ー個包含第十六開關元件，該第十六開關元件的第一電極被供給所述最後ー級側控制信號，該第十六開關元件的第二電極與所述輸出節點連接，該第十六開關元件的第三電極被供給低電平的電位。
15.如權利要求1所述的移位寄存器，其特徵在幹各雙穩態電路還具有第十四開關元件，該第十四開關元件的第一電極被供給所述第二時鐘信號，該第十四開關元件的第二電極與所述輸出節點連接，該第十四開關元件的第三電極被供給低電平的電位。
16.如權利要求1所述的移位寄存器，其特徵在於各雙穩態電路還具有電容器，所述電容器的一端與所述第一節點連接，所述電容器的另一端與所述輸出節點連接。
17.如權利要求1所述的移位寄存器，其特徵在幹各雙穩態電路還具有第十七開關元件，該第十七開關元件的第一電極被供給從該各雙穩態電路後的第二級雙穩態電路或該各雙穩態電路後的第三級雙穩態電路輸出的狀態信號，該第十七開關元件的第二電極與所述輸出節點連接，該第十七開關元件的第三電極被供給低電平的電位；和第十八開關元件，該第十八開關元件的第一電極被供給從該各雙穩態電路前的第二級雙穩態電路或該各雙穩態電路前的第三級雙穩態電路輸出的狀態信號，該第十八開關元件的第二電極與所述輸出節點連接，該第十八開關元件的第三電極被供給低電平的電位。
18.如權利要求1所述的移位寄存器，其特徵在幹 所述移位寄存器使用非晶矽形成。
19.如權利要求1所述的移位寄存器，其特徵在幹 所述移位寄存器使用微晶矽形成。
20.如權利要求1所述的移位寄存器，其特徵在幹 所述移位寄存器使用多晶矽形成。
21.如權利要求1所述的移位寄存器，其特徵在幹 所述移位寄存器使用氧化物半導體形成。
22.一種掃描信號線驅動電路，其特徵在幹所述掃描信號線驅動電路是對配置於顯示部的多個掃描信號線進行驅動的顯示裝置的掃描信號線驅動電路，所述掃描信號線驅動電路包括權利要求1所述的移位寄存器， 所述多個雙穩態電路以與所述多個掃描信號線1對1地對應的方式設置， 各雙穩態電路將從所述輸出節點輸出的狀態信號作為掃描信號供給至與該各雙穩態電路對應的掃描信號線。
23.—種顯示裝置，其特徵在幹所述顯示裝置包含所述顯示部，並包括權利要求22所述的掃描信號線驅動電路。
24.如權利要求23所述的顯示裝置，其特徵在幹包含所述多個雙穩態電路的移位寄存器設置於所述顯示部的一端側和另一端側兩者。
25.如權利要求23所述的顯示裝置，其特徵在幹所述第奇數級雙穩態電路設置於所述顯示部的一端側，所述第偶數級雙穩態電路設置於所述顯示部的另一端側。
全文摘要
本發明的目的在於，實現一種能夠抑制對電路面積的增大、消耗電流的增大和對像素電容的充電不足，並能夠切換掃描信號線的掃描順序的移位寄存器。構成移位寄存器(410)的各級包括用於根據第一時鐘(CKA)使掃描信號的電位上升的輸出控制用的薄膜電晶體；用於根據從前一級/後一級輸出的掃描信號使與該薄膜電晶體的柵極端子連接的第一節點的電位上升的2個薄膜電晶體；和用於根據從之後的第三個級/之前的第三個級輸出的掃描信號使第一節點的電位降低的2個薄膜電晶體。移位寄存器(410)根據包括供給至第奇數級的2相時鐘信號(GCK1、GCK3)和供給至第偶數級的2相時鐘信號(GCK2、GCK4)的相位各偏差90度的4相時鐘信號進行動作。
文檔編號G09G3/20GK102598145SQ20108004951
公開日2012年7月18日 申請日期2010年7月15日 優先權日2009年11月4日
發明者巖本明久, 森井秀樹, 水永隆行, 生田慶 申請人:夏普株式會社