控制接口和協議的製作方法

2023-12-11 18:27:42 2

專利名稱：控制接口和協議的製作方法
技術領域：
本發明涉湖於電子體的控制操作，尤其涉及一種控制接口和協議。
技術背景現代的電子裝置通常包括多個集成電路(IC)裝置或"晶片"，它們中的每一個都執行一個或多個相應的功能，例如，處理、數據存儲、感觀U、功率管理等。不同的IC裝置可以ffl31印刷電路板(PCB)上的布線(跡線)連接到一起。 對於許多電子驢來說，夕卜圍晶片(例如功率管理IC體)由微鵬離制。 用於數字控制的連接要求從簡單(單一設置)到複雜(具有多個設定點的多個 輸出)變動。為了在處理器和外圍晶片上減少PCB空間和節省I/0引腳，經常 想要最小化控制微處理器和外圍晶片之間的互連接口或者布線的數目。因為微 處理器以多種速度和功率出現，微處理器和外圍晶片之間的單線接口呈現了用 於控制的限制性定時要求，這些對於系統設計者來說是有挑戰性的。先前開發的用於微處理器和外圍晶片之間的控制接口的設計具有很多缺 點。例如，根據一些先前開發的設計的控制接口可能相對較慢，要求為N位控 制字發送2W個脈衝，或者在最小和/或最大脈衝寬度上具有限制性定時。 一些先 前開發的設計規定了單線控制協議，但是這些協議需要在脈衝寬度上的固定定 時，從而在主機微控制器處理速度上設置了約束。 發明內容根據本發明的實施例， 一種用於控制接口的方法包括接收通過單線傳送 信息位的信號；對於每一個信息位，為了確定該信息位的邏輯值，對於從信號 的一個捧作沿到信號的下一個操作沿所定義的相應的位周期，比較單線上信號 為低的時間部分與單線上信號為高的時間部分。根據本發明的另一個實施例，提供了一個用於控制接口的系統。該系統包 括用於接收通過單線傳送信息位的信號的電路。該電路通,於信號的一個操 作沿至瞻號的下一個操作沿所定義的相應的位周肌比較單線上信號為低的時 間部分與單線上信號為高的時間部分，來確定每一個信息位的邏輯值，該位周期從。對於本領域技術人員來說，本發明的重要的技術優點M下面的圖，描述 禾口權利要求都可以變得顯而易見。


為了對本發明和其進一步的特徵和優點有更加完整的理解，可以結合附圖 參考下面的描述。圖1是根據本發明的實施例的單線控制接口系統的方框圖。圖2是根據本發明的實施例的用於解調器塊的典型實現方式的示意圖。圖3是根據本發明的實施例的用於控制協議的典型波形圖。圖4是根據本發明的實施例的用於解調器塊的另一典型實現方式的方框圖。
具體實施方式
本發明的實施例以及它們的優點ffi51參考附圖1至4非常容易理解。不同 附圖中相同的數字用於相同或者相應的部分。在不同的實施例中，本發明提供了控制電路(例如，微處理器、微控制器、 ASIC、或者其它適合的控制電路)和外圍電路(例如，存儲器晶片、功率管理 晶片、或者其它適合的外圍電路)之間的接口和協議。該控制接口和協議^ffi 了單線(例如，布線、 (trace)或者其它適合的連接器)，M31該單線，控 制數據被提供在控制電路和外圍電路之間的邏輯信號內。例如，對於從信號的 一個下降沿至U下一個下降沿所定義的周肌通過比較線上信號為低的時間部分 與線上信號為高的時間部分，來為每一個數據位確定單線上邏輯信號的狀態。 在另一個實施例中，操作周期可以從信號的一個上升沿到下一個上升沿來定義。 該說明書的乘除部分主要描述了使用信號的下降沿來定義位周期的實施例。然 而，應當理解，本發明並不數鵬制；用於定義位周期的信號操作沿(也就是， 上升或者下降)是設計選擇的一種原因。如這裡所描述的，本發明的實施例可以提供很多優點或特徵。例如，不同 實施例提供單線接口，具有N+1個時鐘脈衝(例如，負沿)用於傳送控制信息 的±央。而且，本發明的實施例不受定時變化的影響(例如，可以在50:1的頻率 範圍內運行)，如果需要可以被設計成高3Iit行(例如，大於lMBit/秒)，可以 具有高的信噪比。各個實施例當處於空閒狀態時幾乎不消耗電力，可以非常快的從空閒狀態轉換到喚醒狀態。另外， 一些實施例在i/從結構中在單線上可以
實王 向(激寫)通信。
圖1是根據本發明的一個實施例的單線控制接口系統10的方框圖。控制接 口系統10可以被併入電子裝置的外圍晶片中或者由電子裝置中外圍晶片使用從
而與微處理器或者微控制器對接。在操作中，控制接口系統10M31單線例如，
印刷電路板(PCB)上的纖，從微控制器中接收控制信號。在一種類型的外圍芯 片中，控制接口系統10可以被併入功率管理IC或者在功率管理IC中使用。功 率管理IC在功率變換器中用於為電子裝置供電。在其它的能力中，功率變換器
可以向下調整電壓電平(降壓變換器)或者向上調整電壓電平(升壓變換器)。
功率變換器還可以將交流電(AC)功率轉換為直流電(DC)功率，反之亦然。例如， 本說明書的剩餘部分描述了功率管理IC的上下文中的控制接口系統10和協議，
但是本發明不^itk限制。應當理解，控制接口和協議發現了與微控制器接口的
任何外圍晶片的廣泛應用。
如所示出的，控制接口系統10包括解調器塊12、禾維寄存器塊14、以及 輸出鎖存器i央16。解調器±央12通過輸入端上的單線或布線(例如，PCB上的 跡線)耦合到微控制器。如這裡所使用的，術語"耦合"或者"連接"，或者其 任何的變化，覆蓋了在兩個或更多個元件之間直接或者間接的任何耦合或者連 接。解調器塊12從微控制離收信號(DATAIN)。 DATAIN信號是調製信號， 其攜帶或者傳送信息用於控制併入控制接口系統10或者在其中使用的功率管理 IC或者其它外圍晶片。DATAIN信號的調製可以由微控制器中簡單的硬體或者 軟體禾聘執行。解調器塊12解調DATAIN信號，以DATA信號的形式輸出控 制信息。解調器i央12響應來自微控制器的DATAIN信號，還導出和輸出CLOCK 信號和RESET信號。在一個實施例中，CLOCK信號基於DATAIN信號的下降 (或者前沿)沿而產生；如果DATAIN信號的值在一個相對長的時間周期內是 高(或者低)就會產生RESET信號。
移位寄存器塊14耦合至憤軍調器塊12並且從那裡接收DATA、 CLOCK、和 RESET信號。DATA信號中的控制信割頓CLOCK信號(例如，可以是DATA IN信號的下降沿)被時鐘脈衝打入到(clockedinto) ^f立寄存器14。當,AI率調 器塊12接收控制信息時，移位寄存器塊14存儲和移位該控制信息。對於移位 寄存器土央14接收和輸出控制f^的N位只需要N+l個時鐘周期。CLOCK信號的N+1個脈衝之後(例如DATAIN信號的下降沿)，移位寄存器塊14在多個信 號例如信號D0至D7中傳輸或者輸出控制信息的N位的全部i央至懶出鎖存器 16。雖然示出了八個信號(例如，D
)，應當理解本發明並不魏限制；其它 實施例中可以使用更多或者更少的信號。另外，如果在相對長的時間周期內 DATAIN信號處於給定的狀態(高或者低)，那麼移位寄存器塊14將由RESET 信號重置。RESET信號將功率管理IC上的所有活動的電路斷電。移位寄存器 塊14可以4OT移位寄存器(例如，包括串聯的多^蟲發器)和其它電路來實現， 如本領域普通技術人員基於文中的描述能夠理解的那樣。
輸出鎖存器士央16耦合到移位寄存器土央14並且並fi^也接收控制信號D
以作為數據輸入DI
。輸出鎖存器塊16還耦合到解調器±央12 ^t^妾收RESET 信號。輸出鎖存器塊16以數據輸出信號DO
輸出控制信息，RESET信號用 作為輸出鎖存器塊16的CLOCK信號。可替 奐地，通過檢測STOP BIT的開始 來產生輸出鎖存器i央16的CLOCK信號，這可以M3i計數DATA線的下降沿來 實現。數據輸出信號DO
中的控制信息被提供給功率管理IC或者其它外圍 晶片用於相同的控制。這種控制信息可以用於支持或控制晶片上各種功能，例 如，處理、 存儲、感測、功率管理等。
控制接口系統10 4柳了根據本發明的實施例的一種協議。任何比特流(例 如，薩、控制或者其它信息)者阿以進行通信。在這禾中由解調器塊12實現的 助議中，控帝iJ位被接收的每一次或者每一周期(TBIT)都被定義為在DATA IN信 號的兩個下降沿之間的時間。在每一個位時間或者周期(TBIT)期間，DATA IN 信號的值對於時間THIGH的一些部分來說將是高的，而對於時間TLOW的另 一部絲說是低的。對於任何給定的位時間或者位周期(TBIT)，如果DATAIN信 號在該TBIT期間為高的時間長於它為低的時間，貝湘應的控制位將具有邏輯1 (HIGH)值。相反，如果DATA IN信號在TIBT期間為低的時間長於它為高 的時間，相應的控制位將具有邏輯0 (LOW)值。換句話說，如果在位時間(TBIT) 期間TLOW大於THIGH，則控制數據的相應位具有LOW值；並且如果在位時 間(TBIT灘間THIGH大於TLOW，控制數據的相應位具有fflGH值。因此，本 發明的多個實施例是獨立於頻率的，因為它們只，於^4A的DATAIN信號 中"HIGH"與"LOW"次數(THIGH和TLOW)的比例。這提供了一些先前開發 的技術沒有的優點，這些先前的技術要求時鐘信號的固定脈衝寬度(或者時間周期)，從而對微控制器編程和時鐘頻率設置了定時限制。
解調器±央12對於每一個控制位輸出繊。用於每一個控制位的繊在緊跟
其位時間的DATAIN信號的下一個下降沿上被時鐘脈衝打入到移位寄存器塊14 中的第一觸發器內。另外，當(用於DATAIN信號的)線路處於空閒的時間長 於處於重置周期(TRESET)時，解調器塊12可以iSA到低功率狀態，等待DATA IN信號的下一個下降沿。劍於併入了控制接口系統10的電子裝置來說提供了 延長電池壽命的優點。
在不同的實施例中，控制接口系統10的全部或者一部分可以在單一或者多 個半導體小片(通常被稱為"晶片")上或者分立元件上被實現。每一個小片都 是一個單片電路結構，其例如由矽或者其它合適的材料形成。對於使用多個小 片或者元件的實現，小片和元件可以被組裝至俱有用於在其之間傳送信號的各 種鵬的印刷電路板(PCB)上。在一個實施例中，例如，控制接口系統10實現 在與由系統10支持的功率管理IC或者外圍晶片相同的半導體小片上。
在一些實施例中，制蟲的控制接口系統10可以被提供在微控制器上，以發 ,制信號至'」功率管理IC或者外圍晶片。這允許了,制器和外圍晶片之間的 雙向通信。在這樣的實施例中，將相同的或者分離的控制線(例如，PCB纖) 如用於第一控制接口系統一樣來用於第二控制接口系統。
圖2是根據本發明一實施例的用於解調器±央12的典型實現的示意圖。如文 中所描述的，解調器±央12從,制離收和解調信號(DATA IN)，該信號攜帶 或者傳送用於功率管理IC或者其它外圍晶片的控制信息。解調器塊12實;鵬 於單線控制的協議。在該協議中，在DATAIN信號中傳送的每一位的邏輯狀態 由在位時間或位周期(TBIT)期間信號值為低的時間部分與信號值為高的時間部 分進行比棘確定，位時間或位周期從DATAIN信號的一個下降沿到DATAIN 信號的下一個下降沿來定義。
圖2中示出的用於解調器塊12的實現基本上是模擬的。如所述的，在這個 實現中，解調器塊12包鵬輯反相器20、單觸發電路22、電流源24， 26、電 容器28、比較器30， 32和開關36， 38。邏輯反相器20從g^帝U離收信號(DATA IN)，並且將其反相。電流源26在RAMP節點與電容器28耦合。電流源26提 供電流(I)。電流源24耦合到電源電壓V+鵬供另一電流，其大小大於從電流 26輸出的電流大小。例如，從電流源24輸出的電流可以兩倍於從電流源26輸出的電流(例如2XI)。開關36響應於來自邏輯反相器20的輸出信號。當DATA IN信號的值為高時，開關36打開，並且電流源26用電流I來來使電容器28放 電。這導致了RAMP節點處電壓下降。當DATAIN信號值為低時，開關36閉 合，這使得電流源24用淨電流I(也就是，(2XI)-I)艦電容器28充電。這導致 了 RAMP節點處的電壓增大。
單觸發電路22耦合到邏輯反相器20，並在DATAIN信號的每一下降沿， 輸出短脈衝("單觸發")信號以閉合開關38，從而重置電容器28上的電壓到中 間電壓(0.5XV+)。比較器30具有耦合到RAMP節點的一個輸入端(反相)， 並且另一輸入端(非反相)耦合到具有電源電壓一半值(也就是0.5XV+)的 參考電壓。比較器30的輸出就於解調器塊12的輸出，並且可以包括信號40， 該信號40傳送在位時間或位周期(TBIT)內解調的相應控制位。
圖2中^y於出了觸發器34，，,寄存器塊14 (圖l)中可以是第一觸 發器。觸發器34可以實現為"D"觸發器，其具W^入p)端、時鐘(CLK)端、 和輸出(Q)端。觸發器34被耦合以在D輸入端接收來自比較器30的輸出，以及 在CLK端接收來自邏輯反相器20的輸出。觸發器34在DATA IN信號的下降 沿存儲比較器30的輸出。觸發器34在其Q輸出端提供存儲的值給移位寄存器 塊14的下一^M發器。
比較器32的一個輸入端(反相)被耦合以接收RAMP信號，並且另一輸 入端(非反相)被耦合到具有電源電壓十分之一的值(也就是，0.1XV+)的參 考電壓上。當線路(DATAIN)在某些重置周期(TRESET)中為高時，比較器32 用於重置解調器塊12。當DATAIN信號為高時，開關36將是打開的，導致電 容器28放電。當電容器28被放電至IJ低電壓，(這裡示出的是具有值0.1XV+的 參考電壓)，比較器32將RESET信號驅動至腿輯高。
在用於解調器±央12的操作中，最大位時間或位周期(TBIT)由DATA IN信 號在觸發RESET之前為高的最大時間來定義。在極端情況中，當TLOW非常 短時，這個時間由需要將電容器28 AAfi置電壓(例如，0.5XV+)放電到比較器 32的參考電壓(例如0.1Xv+)的時間來定義。位時間或位周期(TBIT)從DArA IN信號的一個下降沿延伸到DATA IN信號的下一個下降沿。當DATA IN信號 的值下降時，單觸發電路22使開關38閉合，從而重置RAMP節點的值至忡間 電壓(例如0.5 X V+)。這標誌著操作TBIT周期的開始。在操作周期內，當DATAIN信號值為LOW，開關36閉合，從而使電流源24對電容器28充電並且RAMP 節點的電壓升高。當DATA IN信號為HIGH,開關36打開，從而使電流源26 對電容器28放電；RAMP節點的電壓降低。在DATAIN信號的下一個下降沿， 起作用的位時間或位周期(TBIT)結束，並且比較器30的輸出記錄在觸發器 34內(其是移位寄存器塊14的第一觸發器)。
如果在相關的位時間或位周期(TBIT)期間，DATAIN信號為低的時間長 於它為高的時間，在電容器28上^1^有淨的正電荷並且在RAMP節點上的電 壓將高於重置電壓(也就是，0.5XV+)。這使得比較器30的輸出為fflGH，從而 邏輯"0"將被時鐘脈衝打入到觸發器34以作為用於控制位的數據。相反，如 果在相同的周期內DATAIN信號為高的時間長於其為低的時間，則RAMP節點 上的電壓將低於重置電壓。這導致比較器30的輸出為LOW，從而邏輯"l"將 被時鐘脈衝打入到觸發器34以作為用於控制位的數據。本發明的實施例因此提 供了在寬範圍的比特率(時鐘頻率)上控制數據的高噪聲容限檢測的優點，因 為它們不依賴於或者需要任何用於時鐘信號的固定周期。
在一個實施例中，用於每一個控制位的數據在DATA信號的下降沿被時鐘 脈衝打入到觸發器34中(在移位寄存器塊14中)，在DATA信號的下降沿定義
了相應的位時間或位周期Cmrr:)的結束。
另外，當用於解調器±央12的輸A^處於空閒的時間長於某一周期(TRESET) 時，解調器塊12可以iSA低功率狀態，等待DATAIN信號的下一個下降沿。 具體地，在一個實施例中，如果DATAIN信號的值在一個充錄的時間內保持 為高，則電容器28將放電從而RAMP節點的電壓接近0V。當RAMP節點電壓 離設置在接近OV的閾值(例如，0.1XV+)時，比較器32生成RESET信號， 該信號可以用於去偏置(d&bias)所有的模擬電路從而將解調器塊12設為低功 率狀態。RESET信號可以被鎖存在輸出鎖存器塊16。
圖2中描述的用於解調器±央12的實現相對簡單並且可以很容易地在功率管 理IC或者其它外圍晶片上實現。
圖3是根據本發明的一實施例的用於控制協議的典型波形圖100。波形圖 100包括典型波形102， 104， 106和108，它們分別4 圖2的解調器塊12中 的DATAIN信號的值、從單觸發電路22輸出的信號值、RAMP節點處的電壓、 和RESET信號值。DATA IN信號(波形102)可替換地處於空閒狀態或者傳送控制數據。在 一個實施例中，控制數據以土央來傳送，每一個±央都具有N個控制位。控制 的每一個位在其自己的位周期或者位時間(TBIT)中都被提供在DATA IN信號 中。每一個位時間(TBIT)都被定義為從DATAIN信號的一個下降沿到DArAIN 信號的下一個下降沿的周期。在每一個位時間或位周期(TBIT)期間，DATAIN f言號的值在時間的某些部分為高(THIGH)，而在時間的另一部分為低(TLOW)。 在相應的位時間或位周期(TBIT，或者負的時鐘沿之間的時間)期間，當DATA IN信號為高的時間長於其為低的時間時，控制M的位具有邏輯1的值。相反， 在相應的TBIT期間，當DATAIN信號為低的時間長於其為高的時間時，控制 的位具有邏輯0的值。換句話說，如果在位時間(TBIT)期間，TLOW大於 THIGH，則控制繊的相應位具有LOW值；並且如果在位時間(TBIT)期間， THIGH大於TLOW，則控制i^的相應位具有fflGH值。
從單觸發電路22 (波形104)輸出的信號包括大量短脈衝，每一個短脈衝 都響應於DATA IN信號的下降沿而產生。這些脈衝可以用於定義位時間 (TBITs)。
RAMP節點(波形106)處的電壓根據由於電流源24和26對電容器28的充 放電而變化。當DATAIN信號為高，開關36打開，並且電流源26對電容器28 放電，從而導致RAMP節點處的電壓降低。當DATAIN信號為低，開關36閉 合，從而使電流源24對電容器28充電。這導致了RAMP節點上的電壓增高。 RAMP節點上的電壓在每一個單觸發脈衝104期間(與DATAIN信號的下降沿 一致)被重置到參考電平(例如，電源電壓V+的一半)。
當RAMP節點上的電壓下降到某個預定值(例如，接近0，例如電源電壓 V+的十分之一)以下時就會產生RESET信號(波形108)，從而指示DATA信 號處於空閒狀態。RESET信號被用於將解調器±央12方爐測氐功率狀態，從而 增加了併入控制接口系統10的電子裝置的電池壽命。
圖4是根據本發明的一個實施例的用於解調器塊12的另一典型實現的方框 圖。如文中描述的，解調器塊12從微控制離收和解調信號(DATA IN)，該微 控制繊帶或傳送用於功率管理IC或者其它外圍晶片的控帶'臘息。
解銅器±央12實現用於單線控制的協議，其中在DATA IN信號中傳送的每 一個位的邏輯狀態都通過在位時間或位周期CTBIT)期間將信號值為低的時間部分與信號值為高的部分進行比較來確定。每一個位時間或位周期(TBIT)開始於 DATAIN信號的一個下降沿，結束於下一個下降沿。在每一個位時間或位周期 (TBIT)期間，DATAIN信號的值在時間的某部分THIGH為高，而在時間的另一 部分TLOW為低。對於任何給定的位時間或位周期(TBIT)，如果在位時間(TBIT) 期間，TLOW大於THIGH，則控制數據的相應位具有LOW值；並且如果在位 時間(TBIT)期間，THIGH大於TLOW，則控審iJM的相應位具有HIGH值。
圖4中對於解調器i央12的實現基本上是數字實現。如所述的，在該實現中， 解調器塊12包,輯反相器50、單脈衝電路52、振蕩器54、以及升/[^i十數器 56。邏輯反相器50從鵬制離收信號(DATAIN)並對其反相。邏輯反相器50 的輸出信號被提供給單脈衝電路52。振蕩器54產生和輸出時鐘(CLK)信號，該 信號被提供給升/附十數器56和單脈衝電路52。單脈衝電路52為時鐘同步的， 且在緊跟著DATAIN信號的每一個下降沿的第一時鐘周期輸出脈衝。來自單脈 衝電路52的這個脈衝用於預置升/^i十數器56。
升/附十數器56用於檢測在給定位時間或位周期(TBIT)內的DATA IN信號 的負載循環是大於還是小於50 % 。如果負載循環大於50 % ，貝,應的控制位具 有HIGH值。相反，如果負載循環小於50%，貝i湘應的控制位具有LOW值。 在每一個TBIT開始時(也就是，由DATAIN信號的下降沿標記)，升/^i十數 器56被預置(由來自單脈衝電路52的脈衝)至頓定值(例如，128或制 1000 0000)。升/P^i十數器56當DATAIN信號為低時用每一個時鐘周期(來自 振蕩器54)遞增計數，並且當DATAIN信號為高時用每一個時鐘周期遞減計數。 如果在相關的位時間或位周期(TBIT)期間，DATAIN信號為低的時間長於其 為高的時間，則升/附十數器56將具有高於予體值的計數值(十進位的129至 255，或者二進位的1000 0001至llll 1111)。這導致了計數器輸出邏輯"1"作 為用於相應的控制位的 。相反，如果在同一周期內DATAIN信號為高的時 間長於其為低的時間，貝折/附十數器56將具有比預置ffl低的計數值(例如十 進位的0至127，或者二進位的0000 0000至0111 1111)。這導致計數器輸出邏 輯"0"作為用於相應的控制位的娜。如/Xi:面計數器二進位ilj5膽見的，二 進位計數器的最高有效位(MSB)用於指^i十數器是否已經計數到比中點更高或 更低的值。在一個實施例中，升/附十數器56可以由例如8位升/附十數器實現。
類似於圖3中波形108所示的RESET信號可以艦檢測升/^i十數器56何時達到O或者其滿刻度值，由升/附十數器56{頓簡單的數字邏輯(未示出)來 產生。當達到升/附十數器的任何一個限制時，振蕩器54可以被閉合以節省功率 直到DATA IN信號改變狀態。
在一個實施例中，予體值可以是關於升/附十數器56的最高值的中間點。 例如，對於8位計數器，預置值可以是"1000 0000"，其是最低值"0000 0000" 和最高值"llll 1111"之間的中間值。在任意給定的位時間或位周期(TBIT)期
間計數的淨增加將不改變預置值的最高有效位(MSB)值(也就是"r)。然而，
在任何給定的位時間或位周期(TBIT)期間計數的淨減少將把預置值的MSB m "1"改變到"0"。因此， <頓升/附十數器56的MSB作為控制位的值的指示 符號是可能的。從升/附十數器56輸出的MSB信號60在位時間或位周期(TBIT) 內傳送解調的相應的控制位。
升/降計數器56中位的數目確定了解調器塊12可以容忍的最小TBIT到最 大TBIT的範圍。在一個實施例中，例如，最小TBIT時間是振蕩器54的4個 時鐘周期，並且最大TBIT時間是振蕩器54的2W個時鐘周期(其中N是升/降 計數器56中位的數目)。
還在圖4中示出了移位寄存器58，其可以是移位寄存器決14中的第一觸 發器(圖1)。移位寄存器58可以由"D"觸發器實現，該"D"觸發器具輸入 (D)端、時鐘(CLK)端、以及輸出(Q)端。移位寄存器58被耦合以在D輸入端接 4姊自升/附十數器56的輸出。在一個實施例中，如所示出的，移位寄存器58 在CLK端接收來自單脈衝電路52的輸出，然後響應於來自單脈衝電路52的脈 衝來存儲升/附十數器56的輸出。在另一實施例中，^f立寄存器58可以在CLK 端接收來自邏輯反相器50的輸出。移位寄存器58在其Q輸出端提供存儲的值 給移位寄存器塊14的下一^I4發器。
如文中所述，在不同的實施例中，本發明利用了4頓單線來傳輸數字數據 的通信協議。該協議具有健壯和容易解調的特徵。調製可以由簡單的硬體或者 微控制器軟體程序來實現。該協議可以在一個非常廣的頻率範圍內工作。本發 明的實施例可以用於，但是不限於，功率管理電路的數字控制。另外，根據本 發明的實施例，提供用於單線控制的協議，由lJt^輯信號的狀態由數據線為低 的位時間的部分與數據線為高的位時間的部分相比來確定。
雖然對本發明以及其優點進行了詳細描述，但是應當理解在不脫離由附屬權禾腰求定義的本發明的精神和範圍的情況下可以對本發明進行各種改變，替 代以及替換。也就是，本申請中包含的論述試圖作為一個基本描述。應當理解 特定的論述可能不能明確地描述所有可能的實施例；許多替代都是暗含的。並 且也不能完創軍釋本發明的普通的特性，不能明確地示出每一4if性或者元件 實際上如何表示一個更廣的功能或者更多不同的替代或者等效元件。此外，這 些都是暗含地包含在本公開內。本發明使用面向裝置的術語，裝置的每一個元 件都隱含地執行一個功能。該描述和術語都沒有試圖限制權利要求的範圍。
權利要求
1、一種用於控制接口的方法，包括通過單線接收傳送信息位的信號；以及對於每一個信息位，為了確定該信息位的邏輯值，對於在從信號的一個操作沿到信號的下一個操作沿所定義的相應位周期，比較單線上信號為低的時間部分與單線上信號為高的時間部分。
2、 根據權利要求1的方法，其中信號的操作沿是下降沿。
3、 根據1X利要求1的方法，其中信號的操作沿是上升沿。
4、 根據權利要求l的方法，其中比較包括在從信號的一個操作沿到信號的下一個操作沿所定義的每一個相應位周 期期間，當單線上的信號為高時，對電容器充電；以及在從信號的一個操作沿到信號的下一個操作沿所定義的每一個相應位周 期期間，當單線上的信號為低時，對電容器放電。
5、 根據豐又利要求4的方法，比較包括在從信號的一個操作沿至瞻號的下一個操作沿所定義的每一個相應位周期結束時，比較電容器上的電壓與參考電壓。
6、 根據權利要求4的方法，其中如果在從信號的一個操作沿至瞻號的下一個操作沿所定義的相應位周期結束時，電容器上的電壓高於參考電壓，貝U信息位的邏輯值為HIGH;以及如果在從信號的一個操作沿至l臘號的下一個操作沿所定義的相應位周期結束時，電容器上的電壓低於參考電壓，貝U信息位的邏輯值為LOW。
7、 根據權利要求4的方法，包括在從信號的一個操作沿至瞻號的下一個操 作沿所定義的每一個相應位周期結束時，重置電容器上的電腿預定值。
8、 根據權利要求l的方法，其中比較包括在從信號的一個操作沿至瞻號的下一個操作沿所定義的相應位周期期間， 當單線上的信號為高時，計數器增加；以及在從信號的一個操作沿到信號的下一個操作沿所定義的相應位周期期間， 當單線上的信號為低時，計數W^、。
9、 根據權利要求8的方法，其中如果在從信號的一個操作沿至瞻號的下一個操作沿所定義的相應位周期結束時，計數器的計數值低於預置值，貝臘息位的邏輯值為HIGH;以及如果在從信號的一個操作沿至U信號的下一個操作沿所定義的相應位周期結束時，計數器的計數值高於預置值，貝U信息位的邏輯值為LOW。
10、 根據權利要求8的方法，包括在從信號的一個操作沿到信號的下一個 操作沿所定義的每一個相應位周期結束時，將計數器重置到預定值。
11、 根據權利要求l的方法，包括在己經確定了每一個信息位的邏輯值之 後，在移位寄存器中存儲每一個信息位。
12、 根據權利要求ll的方法，包括並衍也從移位寄存器中將存儲的多個信 息位移出。
13、 根據木又利要求1的方法，其中信息位為處理、數據存儲、感測、或者 功率管理功能中的一個功能提供控制。
14、 一種用於控制接口的系統，包括 用於ffiil單線接收傳送信息位的信號的電路；用於對於從信號的一個操作沿到信號的下一個操作沿所定義的相應的位周期，M3i比較單線上信號為低的時間部分與單線上信號為高的時間部分來確定每一個信息位的邏輯值的電路。
15、 根據權利要求14的系統，其中信號的操作沿是下降沿。
16、 根據權利要求14的系統，其中信號的操作沿是上升沿。
17、 根據權禾腰求14的系統，其中用於確定每一個信息位的邏輯值的電路包括電容器，在從信號的一個操作沿至瞻號的下一個操作沿所定義的每一個相 應位周期期間，當單線上的信號為高時，該電容器可操作地被充電，在從信號 的一個操作沿到信號的下一個操作沿所定義的每一個相應位周期期間，當單線 上的信號為低時，該電容器可操作i也被放電；以及耦合到該電容器的比較器，可操作用於在從信號的一個操作沿至臘號的下 一個操作沿所定義的每一個相應位周期結束時，比較電容器上的電壓和參考電 壓。
18、 根據權利要求17的系統，其中如果在從信號的一個操作沿至膽號的下一個操作沿所定義的相應位周期結束時，電容器上的電壓高於參考電壓，貝瞻息位的邏輯值為HIGH;以及如果在從信號的一個操作沿至瞻號的下一個操作沿所定義的相應位周期結 束時，電容器上的電壓低於參考電壓，貝帽息位的邏輯值為LOW。
19、 根據權利要求17的系統，包括第一電流源，可操作用於在從信號的一個操作沿到信號的下一個操作沿所 定義的每一個相應位周期期間，當單線上的信號為高時，對電容器進行充電； 以及第二電流源，可操作用於在從信號的一個操作沿至瞻號的下一個操作沿所 定義的每一個相應位周期期間，當單線上的信號為低時，對電容器進行放電。
20、 根據權利要求17的系統，其中在從信號的一個操作沿到信號的下一個操作沿所定義的每一個相應位周期結束時，重置電容器上的電壓至預定值。
21、 根據權利要求14的系統，其中用於確定每一個信息位的邏輯值的電路 包括計數器，在從信號的一個操作沿至瞻號的下一個操作沿所定義的相應位周 期期間，當單線上的信號為高時，該計數器可操作地增加，在從信號的一個操 作沿至瞻號的下一個操作沿所定義的相應位周期期間，當單線上的信號為低時， 該計數器可操作地參、
22、 根據權利要求21的系統，其中用於確定每一個信息位的邏輯值的電路 包括用於向計數器提供時鐘信號的振蕩器。
23、 根據權利要求21的系統，其中如果在從信號的一個操作沿至瞻號的下一個操作沿所定義的相應位周期結 束時，計數器的計數值低於預置值，貝IJ信息位的邏輯值為HIGH;以及如果在從信號的一個操作沿至lj信號的下一個操作沿所定義的相應位周期結 束時，計數器的計數值低於預置值，貝膽息位的邏輯值為LOW。
24、 根據權利要求21的系統，包括在從信號的一個操作沿到信號的下一個 操作沿所定義的每一個相應位周期結束時，將計數器重置到預定值。
25、 根據權利要求14的系統，包鄉位寄存器，可操作用於在已經確定了 每一個信息位的邏輯值之後，剤撫一個信息位。
26、 根據權利要求25的系統，其中並衍也從移位寄存器中將存儲的多個信 息位移出。
27、 根據權利要求14的系統，其中信息位為處理、娜存儲、感測、或者 功率管理功能中的一個功能提供控制。
28、 一種用於控制接口的系統，包括 用於M31單線接收傳送信息位的信號的裝置；用於對於從信號的一個操作沿到信號的下一個操作沿所定義的相應的位周 期，m比較單線上信號為低的時間部分與單線上信號為高的時間部分來確定 每一個信息位的邏輯值的裝置。
29、 根據權利要求28的系統，其中信號的操作沿是下降沿。
30、 根據權利要求28的系統，其中信號的操作沿是上升沿。
31、 根據權利要求28的系統，其中用於確定每一個信息位的邏輯值的裝置包括電容器，在從信號的一個操作沿至瞻號的下一個操作沿所定義的每一個相 應位周期期間，當單線上的信號為高時，該電容器可操作地被充電，在從信號 的一個操作沿到信號的下一個操作沿所定義的每一個相應位周期期間，當單線 上的信號為低時，該電容器可操作地被放電；以及耦合到該電容器的比較器，可操作用於在從信號的一個操作沿至瞻號的下 一個操作沿所定義的每一個相應位周期結束時，比較電容器上的電壓和參考電 壓。
32、 根據權利要求28的系統，其中用於確定每一個信息位的邏輯值的裝置 包括計數器，在從信號的一個操作沿到信號的下一個操作沿所定義的相應位周 期期間，當單線上的信號為高時，該計數器可操作地增加，在從信號的一個操 作沿到信號的下一個操作沿所定義的相應位周期期間，當單線上的信號為低時， 該計數器可操作地參。
33、 根據權利要求28的系統，其中信息位為處理、 存儲、感測、或者 功率管理功能中的一個功能提供控制。
34、 一種系統，包括控制電路，可操作用於以單線協議輸出控制信息位-，單線，可操作用於攜帶傳送控制位的信號，其中在單線協議中，對於從信 號的一個操作沿到信號的下一個操作沿所定義的相應的位周期，可以M比較 單線上信號為低的時間部分與單線上信號為高的時間部分來確定每一個控制信 息位的邏輯值；以及夕卜圍電路，被耦合以M單線從控制電路接收信號，該外圍電路可操作用於解調該信號以獲得控制信息位，其中控制信息位用於控制該外圍電路。
35、 根據權利要求34的系統，其中該外圍電5鮑括電容器，在從信號的一個操作沿到信號的下一個操作沿所定義的每一個相 應位周期期間，當單線上的信號為高時，該電容器可操作地被充電，在從信號 的一個操作沿到信號的下一個操作沿所定義的每一個相應位周期期間，當單線上的信號為低時，該電容器可操作地被放電；以及耦合到該電容器的比較器，可操作用於在從信號的一個操作沿至瞻號的下 一個操作沿所定義的每一個相應位周期結束時，比較電容器上的電壓和參考電 壓。
36、 根據權利要求34的系統，其中該外圍電路包括計數器，在從信號的一 個操作沿到信號的下一個操作沿所定義的相應位周期期間，當單線上的信號為 高時，該計數器可操作地增加，在從信號的一個操作沿到信號的下一個操作沿 所定義的相應位周期期間，當單線上的信號為低時，該計數器可操作地減少。
37、 根據權利要求34的系統，其中該外圍電路包括功率管理集成電路裝置。
全文摘要
控制接口和協議。在一個實施例中，一種用於控制接口的方法包括通過單線接收傳送信息位的信號；對於每一個信息位，為了確定對於該信息位的邏輯值，對於相應的位周期而比較單線上信號為低的時間部分與單線上信號為高的時間部分，該位周期從信號的一個操作沿到信號的下一個操作沿所定義。
文檔編號G06F13/42GK101303683SQ20081012586
公開日2008年11月12日 申請日期2008年3月14日 優先權日2007年3月15日
發明者J·克萊因 申請人:美國快捷半導體有限公司