一種mos電晶體及其製作方法
2024-03-08 02:05:15 1
一種mos電晶體及其製作方法
【專利摘要】本發明公開了一種MOS電晶體及其製作方法。該方法包括：a）在半導體襯底中形成L形的第一側壁和第二側壁，所述第一側壁和所述第二側壁的一條邊在所述半導體襯底中分別水平地沿相反的方向延伸，所述第一側壁和所述第二側壁的另一條邊在所述半導體襯底中豎直地向下延伸，其中所述第一側壁和所述第二側壁不接觸所述半導體襯底的表面；b）在所述第一側壁和所述第二側壁之間的中間區域的正上方上形成柵極；以及c）在所述第一側壁和所述第二側壁的外側的所述半導體襯底中分別形成源極和漏極。本發明的方法通過形成L型的第一側壁和第二側壁可以將源極和漏極隔離，以防止源漏極穿通洩露並抑制短溝道效應。
【專利說明】—種MOS電晶體及其製作方法
【技術領域】
[0001]本發明涉及半導體製造工藝，尤其涉及一種MOS電晶體及其製作方法。
【背景技術】
[0002]圖1為現有的MOS電晶體的示意圖。如圖1所示，在半導體襯底100上形成有柵極結構，其包括柵氧化物層101和柵極材料層102。在柵極結構兩側的半導體襯底100中形成有源極104A和漏極104B。源極104A和漏極104B分別還包括淺摻雜區103A和103B。
[0003]隨著半導體器件尺寸的不斷縮小，例如降至IOOnm以下，源極104A和漏極104B的寄生結電容增大。此外，隨著溝道長度的不斷縮短，源極104A到漏極104B穿通(punchthrough)洩露增大，並且還使溝道的短溝道效應進一步惡化。
[0004]因此，目前急需一種MOS電晶體及其製作方法，以解決上述問題。
【發明內容】
[0005]在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發明的
【發明內容】
部分並不意味著要試圖限定出所要求保護的技術方案的關鍵特徵和必要技術特徵，更不意味著試圖確定所要求保護的技術方案的保護範圍。
[0006]為了解決現有技術中存在的問題，本發明提出了一種MOS電晶體的製作方法，包括:a)在半導體襯底中形成L形的第一側壁和第二側壁，所述第一側壁和所述第二側壁的一條邊在所述半導體襯底中分別水平地沿相反的方向延伸，所述第一側壁和所述第二側壁的另一條邊在所述半導體襯底中豎直地向下延伸，其中所述第一側壁和所述第二側壁不接觸所述半導體襯底的表面；b)在所述第一側壁和所述第二側壁之間的中間區域的正上方上形成柵極；以及c)在所述第一側壁和所述第二側壁的外側的所述半導體襯底中分別形成源極和漏極。
[0007]優選地，所述半導體襯底包括用於形成所述第一側壁和所述第二側壁的基底以及在所述基底上覆蓋所述第一側壁和所述第二側壁以及兩者之間的所述中間區域的覆蓋層，所述方法還包括在所述柵極兩側的所述覆蓋層中形成淺摻雜區。
[0008]優選地，所述a)步驟包括:提供基底；在所述基底上依次形成氧化物層和保護層；對所述保護層、所述氧化物層和所述基底進行刻蝕，以形成開口 ；在所述開口兩側的側壁上分別形成側壁氧化物層；去除所述保護層；在所述開口中形成填滿所述開口的半導體材料；以及在所述基底上形成所述覆蓋層，所述覆蓋層覆蓋所述中間區域，並且還對稱地覆蓋所述中間區域兩側的部分的所述氧化物層，其中由所述覆蓋層覆蓋的所述氧化物層和所述側壁氧化物層一起構成所述第一側壁和所述第二側壁。
[0009]優選地，所述基底中至少形成所述MOS電晶體的區域是由矽形成的。
[0010]優選地，所述側壁氧化物層是採用熱氧化法形成的氧化矽層。
[0011]優選地，所述開口中填滿的所述半導體材料是採用外延生長法形成的矽。
[0012]優選地，所述覆蓋層是採用外延側向過生長法形成的矽。[0013]優選的你，所述b)步驟包括:在所述半導體襯底上依次形成柵氧化物層和柵極材料層；對所述柵極材料層和所述柵氧化物層進行刻蝕，以在所述覆蓋層的正上方形成所述柵極，其中所述柵極的寬度小於所述覆蓋層的寬度；以及去除未被所述覆蓋層覆蓋的所述
氧化物層。
[0014]優選地，所述b)步驟還包括:以所述柵極為掩膜進行淺摻雜離子注入工藝，以在所述柵極兩側的所述覆蓋層中形成所述淺摻雜區。
[0015]優選地，去除未被所述覆蓋層覆蓋的所述氧化物層與刻蝕所述柵氧化物層的工藝是在同一刻蝕工藝中完成的。
[0016]優選地，所述源極和所述漏極分別在所述第一側壁和所述第二側壁的外側靠近所述第一側壁和所述第二側壁。
[0017]優選地，所述第一側壁和所述第二側壁的厚度為50-5000埃。
[0018]優選地，所述方法還包括在所述柵極、所述源極和所述漏極上形成金屬矽化物層的步驟。
[0019]本發明還提供一種MOS電晶體，包括:半導體襯底；L形的第一側壁和第二側壁，所述第一側壁和所述第二側壁的一條邊在所述半導體襯底中分別水平地沿相反的方向延伸，所述第一側壁和所述第二側壁的另一條邊在所述半導體襯底中豎直地向下延伸，其中所述第一側壁和所述第二側壁不接觸所述半導體襯底的表面；柵極，所述柵極位於所述第一側壁和所述第二側壁之間的中間區域的正上方；以及源極和漏極，所述源極和所述漏極分別位於所述第一側壁和所述第二側壁的外側的所述半導體襯底中。
[0020]優選地，所述半導體襯底包括用於形成所述第一側壁和所述第二側壁的基底以及在所述基底上覆蓋所述第一側壁和所述第二側壁以及兩者之間的所述中間區域的覆蓋層，所述MOS電晶體還包括在所述柵極兩側的所述覆蓋層中形成的淺摻雜區。
[0021]優選地，所述基底中至少形成所述MOS電晶體的區域是由矽形成的。
[0022]優選地，所述第一側壁和所述第二側壁是由氧化矽形成的。
[0023]優選地，所述源極和所述漏極分別在所述第一側壁和所述第二側壁的外側靠近所述第一側壁和所述第二側壁。
[0024]優選地，所述第一側壁和所述第二側壁的厚度為50-5000埃。
[0025]優選地，所述MOS電晶體還包括位於在所述柵極、所述源極和所述漏極上的金屬娃化物層。
[0026]綜上所示，本發明的方法通過形成L型的第一側壁和第二側壁可以將源極和漏極隔離，以防止源漏極穿通洩露並抑制短溝道效應。
【專利附圖】
【附圖說明】
[0027]本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。在附圖中，
[0028]圖1為目前常見的一種MOS電晶體的金屬柵極的示意圖；
[0029]圖2為根據本發明一個實施方式製作MOS電晶體的工藝流程圖；
[0030]圖3A-3M為根據本發明一個實施方式製作MOS電晶體工藝流程中各步驟所獲得的器件的剖視圖；以及[0031]圖4為根據本發明一個實施方式的MOS電晶體的剖視圖。
【具體實施方式】
[0032]接下來，將結合附圖更加完整地描述本發明，附圖中示出了本發明的實施例。但是，本發明能夠以不同形式實施，而不應當解釋為局限於這裡提出的實施例。相反地，提供這些實施例將使公開徹底和完全，並且將本發明的範圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。
[0033]應當明白，當元件或層被稱為「在...上」、「與...相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在...上」、「與...直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。
[0034]圖2示出了根據本發明一個實施方式製作半導體器件工藝流程圖，圖3A-3M示出了根據本發明一個實施方式製作半導體器件工藝流程中各步驟所獲得的器件的剖視圖。應當注意的是，半導體器件中的部分器件結構可以由CMOS製作流程來製造，因此在本發明的方法之前、之中或之後可以提供額外的工藝，且其中某些工藝在此僅作簡單的描述。下面將結合圖2和圖3A-3M來詳細說明本發明的製作方法。
[0035]執行步驟201，在半導體襯底中形成L形的第一側壁和第二側壁，第一側壁和第二側壁的一條邊在半導體襯底中分別水平地沿相反的方向延伸，且第一側壁和第二側壁的另一條邊在半導體襯底中豎直地向下延伸，其中第一側壁和第二側壁不接觸半導體襯底的表面。
[0036]後續工藝中會將源極和漏極分別形成在L形的第一側壁和第二側壁外側的半導體襯底中，以防止源極和漏極穿通。第一側壁和第二側壁不接觸半導體襯底的表面，可以在第一側壁和第二側壁與半導體襯底的表面之間留出一定的距離，以供MOS電晶體導通時能夠使載流子從源極流到漏極，以形成電流。
[0037]優選地，半導體襯底可以包括用於形成第一側壁和第二側壁的基底以及在基底上覆蓋第一側壁和第二側壁以及兩者之間的中間區域的覆蓋層。並且本發明提供的方法還包括在柵極兩側的覆蓋層中形成淺摻雜區，以抑制短溝道效應。
[0038]在半導體襯底中形成L形的第一側壁和第二側壁的方法有多種，本發明結合附圖僅對其中一種優選的實施方式進行詳細介紹。該方法包括以下步驟:
[0039]步驟一:提供基底；
[0040]如圖3A所示，首先提供基底300。基底300可以是以下所提到的材料中的至少一種:矽、絕緣體上矽(SOI)、絕緣體上層疊矽(SS0I)、絕緣體上層疊鍺化矽(S-SiGeOI)、絕緣體上鍺化矽(SiGeOI)以及絕緣體上鍺(GeOI)等。基底300中可以形成有用於隔離有源區的淺溝槽隔離(STI)等，淺溝槽隔離可以由氧化矽、氮化矽、氮氧化矽、氟摻雜玻璃和/或其它現有的低介電材料形成。當然，基底300中還可以形成有摻雜阱(未示出)等等。為了圖示簡潔，在這裡僅用於方框來表示。
[0041]步驟二:在基底上依次形成氧化物層和保護層；
[0042]繼續如圖3A所示，在基底300上依次形成氧化物層301和保護層302。氧化物層301主要用於與後續工藝形成的側壁氧化物層一起形成L形的第一側壁和第二側壁。氧化物層301的材料可以氧化矽等。保護層302的主要用途在於:一方面，防止氧化物層301在後續工藝中受到損傷，另一方面，還可以用作後續刻蝕氧化物層301和基底300的硬掩膜層。該保護層302可以氮化物材料形成。此外，可以理解的是，當需要在刻蝕工藝完畢需要去除該保護層302時，保護層應當選擇與其下面的氧化物層301具有較高的刻蝕選擇比。
[0043]步驟三:對保護層、氧化物層和基底進行刻蝕，以形成開口 ；
[0044]可以在圖3A所示的半導體器件結構上形成具有開口圖案的光刻膠層(未示出)，然後以該光刻膠層為掩膜對保護層302進行刻蝕。接著以該光刻膠層和保護層302為掩膜對氧化物層301和基底300進行刻蝕，以在基底300中形成開口 303，如圖3B所示。本說明書中提到的刻蝕工藝可以根據需要為幹法刻蝕或溼法刻蝕(本文另有提到的除外)，無論選擇何種刻蝕方法均需要根據所刻蝕的材料層選擇合適的刻蝕劑，這對於本領域的技術人員來說是已知的，因此本文不再對刻蝕工藝進行詳細描述。
[0045]步驟四:在開口兩側的側壁上形成側壁氧化物層；
[0046]作為示例，可以採用物理氣相沉積法、化學氣相沉積法或磁控濺射法等在圖3B所示的半導體器件結構上沉積氧化物層；然後執行幹法刻蝕工藝去除開口 303底部的氧化物層，以僅在開口 303兩側的側壁上形成側壁氧化物層305，如圖3D所示。
[0047]優選地，基底300中至少形成MOS電晶體的區域是由矽形成的。將基底300設置為至少用於形成本發明的MOS電晶體的區域是有矽材料形成的，可以簡化形成第一側壁和第二側壁的工藝步驟，以節約成本。此種情況下，如圖3C所示，可以採用熱氧化法來形成氧化物層304，該氧化物層304的材料為氧化矽。與前面提到的其它沉積氧化物層的方法相t匕，熱氧化法所需要的設備簡單，工藝參數控制方便。熱氧化法會將暴露在外面的矽均勻地氧化，因此在開口 303的底部也會形成氧化物層304。這樣，需要將開口 303底部的氧化物層304去除，以僅在開口 303兩側的側壁上形成側壁氧化物層305，如圖3D所示。去除開口303底部的氧化物層304的方法可以為幹法刻蝕。
[0048]步驟五:由於在後續工藝中不再需要保護層302，因此，本發明的方法還包括去除保護層302的步驟，如圖3E所示。
[0049]步驟六:在開口中形成填滿該開口的半導體材料；
[0050]如圖3F所示，在開口 303中填滿半導體材料。該半導體材料可以為與基底300相同的材料，也可以為不同的材料。當基底300中至少形成MOS電晶體的區域是由矽形成的時，在開口 303中填滿的半導體材料優選地是採用外延生長法形成的矽。外延生長法可以儘可能確保這些材料與原有的基底300中的材料具有相同或相類似的晶格取向和晶格參數，以儘量避免對半導體器件的影響。
[0051]步驟七:在半導體襯底上形成覆蓋層，該覆蓋層覆蓋中間區域，並且還對稱地覆蓋中間區域兩側的部分的氧化物層，其中由覆蓋層覆蓋的氧化物層和側壁氧化物層一起構成第一側壁和第二側壁。
[0052]對於需要形成淺摻雜區的MOS電晶體，可以在基底300上形成覆蓋層307 (如圖3G所示)，以在覆蓋層307中形成淺摻雜區。覆蓋層307不但需要覆蓋兩個側壁氧化物層305之間的中間區域，還需要對稱地覆蓋中間區域兩側的部分氧化物層301。覆蓋層307在中間區域兩側的氧化物層305上向兩側延伸相等的距離。當基底300中至少形成MOS電晶體的區域是由娃形成的時，優選地，覆蓋層307是採用外延側向過生長法(epitaxy lateralovergrowth)形成的，以儘可能地保持與基底300的晶格的一致性。當然，還可以採用其它方法來形成覆蓋層307，例如可以採用物理氣相沉積法、化學氣相沉積法、原子層沉積法、磁控濺射法等等先形成覆蓋整個器件的材料層，然後進行刻蝕，以形成符合要求的覆蓋層307。可見，採用外延側向過生長法除了具有保持晶格一致性的優點之外，還具有工藝步驟簡單的特定。覆蓋層307、開口中填滿的半導體材料306和基底300共同形成了容納第一側壁和第二側壁的半導體襯底。
[0053]執行步驟202，在第一側壁和第二側壁之間的半導體襯底上形成柵極。
[0054]首先，如圖3H所示，在半導體襯底上依次形成柵氧化物層和柵極材料層，為了簡潔僅用層308來表述具有柵氧化物層和柵極材料層的雙層結構。接著，如圖31所示，對層308 (即柵極材料層和柵氧化物層)進行刻蝕，以在覆蓋層307的正上方形成柵極309，其中柵極309的寬度小於覆蓋層307的寬度。柵極309的寬度與中間區域的寬度(即兩個側壁氧化物層305之間的距離)大致相等。去除未被覆蓋層307覆蓋的氧化物層，以分別形成L形的第一側壁和L形的第二側壁。優選地，第一側壁和第二側壁的厚度可以為50-5000埃。根據器件的關鍵尺寸，可以在該範圍內選擇合適厚度的第一側壁和第二側壁。優選地，去除未被覆蓋層307覆蓋的氧化物層301與刻蝕柵氧化物層的工藝可以在同一刻蝕工藝中完成。
[0055]優選地，如圖3J所示，以柵極309為掩膜進行淺摻雜離子注入工藝，以在柵極309兩側的覆蓋層307中形成淺摻雜區310A和310B，以在一定程度上抑制短溝道效應。
[0056]執行步驟203，在第一側壁和第二側壁的外側的半導體襯底中分別形成源極和漏極。
[0057]由於源極和漏極的形成工藝以為本領域所熟知，因此僅簡單描述。如圖3K所示，在柵極309的兩側分別形成間隙壁311 ;然後，如圖3L所述，進行源漏極離子注入工藝，以在第一側壁和第二側壁外側的半導體襯底中分別形成源極312A和漏極312B。應當注意的是，柵極309和間隙壁311應當大致覆蓋中間區域，以保證源極312A和漏極312B能夠分別形成在第一側壁和第二側壁外側的半導體襯底中。優選地，源極312A和漏極312B分別在第一側壁和第二側壁的外側靠近第一側壁和第二側壁。
[0058]此外，為了降低接觸電阻，如圖3M所示，該方法還包括在柵極309、源極312A和漏極312B上形成金屬矽化物層313的步驟。形成金屬矽化物層313的方法例如是自對準工藝。由於該工藝以為本領域的技術人員所熟知，因此不再詳述。
[0059]此外，本發明還提供一種MOS電晶體，如圖4所示，該MOS電晶體包括半導體襯底、L形的第一側壁401A和第二側壁401B、柵極403以及源極404A和漏極404B。第一側壁401A和第二側壁401B的一條邊一條邊在半導體襯底中分別水平地沿相反的方向延伸，其中第一側壁401A和第二側壁401B不接觸半導體襯底的表面。柵極403位於第一側壁401A和第二側壁401B之間的中間區域的正上方。源極404A和漏極404B分別位於第一側壁401A和第二側壁401B的外側的半導體襯底400中。
[0060]優選地，半導體襯底包括用於形成第一側壁和第二側壁的基底400以及在基底400上覆蓋第一側壁401A和第二側壁401B以及兩者之間的中間區域的覆蓋層402。該MOS電晶體還包括在柵極403兩側的覆蓋層402中形成的淺摻雜區淺摻雜區405A和405B。[0061 ] 優選地,源極404A和漏極404B分別在第一側壁401A和第二側壁401B的外側靠近第一側壁401A和第二側壁401B。優選地，第一側壁401A和第二側壁401B的厚度為50-5000埃。
[0062]優選地，半導體襯底400中至少形成MOS電晶體的區域是由矽形成的。進一步優選地，第一側壁401A和第二側壁401B是由氧化矽形成的。
[0063]此外，MOS電晶體還包括位於在柵極403、源極404A和漏極404B上的金屬矽化物層 406。
[0064]上述各個結構可以參照上文的描述，這裡不再贅述。
[0065]綜上所示，本發明的方法通過形成L型的第一側壁和第二側壁可以將源極和漏極隔離，以防止源漏極穿通洩露並抑制短溝道效應。
[0066]本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用於舉例和說明的目的，而非意在將本發明限制於所描述的實施例範圍內。此外本領域技術人員可以理解的是，本發明並不局限於上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的範圍以內。本發明的保護範圍由附屬的權利要求書及其等效範圍所界定。
【權利要求】
1.一種MOS電晶體的製作方法，其特徵在於，包括: a)在半導體襯底中形成L形的第一側壁和第二側壁，所述第一側壁和所述第二側壁的一條邊在所述半導體襯底中分別水平地沿相反的方向延伸，所述第一側壁和所述第二側壁的另一條邊在所述半導體襯底中豎直地向下延伸，其中所述第一側壁和所述第二側壁不接觸所述半導體襯底的表面； b)在所述第一側壁和所述第二側壁之間的中間區域的正上方上形成柵極；以及 c)在所述第一側壁和所述第二側壁的外側的所述半導體襯底中分別形成源極和漏極。
2.如權利要求1所述的製作方法，其特徵在於，所述半導體襯底包括用於形成所述第一側壁和所述第二側壁的基底以及在所述基底上覆蓋所述第一側壁和所述第二側壁以及兩者之間的所述中間區域的覆蓋層，所述方法還包括在所述柵極兩側的所述覆蓋層中形成淺摻雜區。
3.如權利要求2所述的製作方法，其特徵在於，所述a)步驟包括: 提供基底； 在所述基底上依次形成氧化物層和保護層； 對所述保護層、所述氧化物層和所述基底進行刻蝕，以形成開口 ； 在所述開口兩側的側壁上分別形成側壁氧化物層； 去除所述保護層； 在所述開口中形成填滿所述 開口的半導體材料；以及 在所述基底上形成所述覆蓋層，所述覆蓋層覆蓋所述中間區域，並且還對稱地覆蓋所述中間區域兩側的部分的所述氧化物層，其中由所述覆蓋層覆蓋的所述氧化物層和所述側壁氧化物層一起構成所述第一側壁和所述第二側壁。
4.如權利要求3所述的製作方法，其特徵在於，所述基底中至少形成所述MOS電晶體的區域是由矽形成的。
5.如權利要求4所述的製作方法，其特徵在於，所述側壁氧化物層是採用熱氧化法形成的氧化矽層。
6.如權利要求4所述的製作方法，其特徵在於，所述開口中填滿的所述半導體材料是採用外延生長法形成的矽。
7.如權利要求2所述的製作方法，其特徵在於，所述覆蓋層是採用外延側向過生長法形成的矽。
8.如權利要求3所述的製作方法，其特徵在於，所述b)步驟包括: 在所述半導體襯底上依次形成柵氧化物層和柵極材料層； 對所述柵極材料層和所述柵氧化物層進行刻蝕，以在所述覆蓋層的正上方形成所述柵極，其中所述柵極的寬度小於所述覆蓋層的寬度；以及 去除未被所述覆蓋層覆蓋的所述氧化物層。
9.如權利要求8所述的製作方法，其特徵在於，所述b)步驟還包括: 以所述柵極為掩膜進行淺摻雜離子注入工藝，以在所述柵極兩側的所述覆蓋層中形成所述淺摻雜區。
10.如權利要求8所述的製作方法，其特徵在於，去除未被所述覆蓋層覆蓋的所述氧化物層與刻蝕所述柵氧化物層的工藝是在同一刻蝕工藝中完成的。
11.如權利要求1所述的製作方法，其特徵在於，所述源極和所述漏極分別在所述第一側壁和所述第二側壁的外側靠近所述第一側壁和所述第二側壁。
12.如權利要求1所述的製作方法，其特徵在於，所述第一側壁和所述第二側壁的厚度為 50-5000 埃。
13.如權利要求1所述的製作方法，其特徵在於，所述方法還包括在所述柵極、所述源極和所述漏極上形成金屬矽化物層的步驟。
14.一種MOS電晶體，其特徵在於，包括: 半導體襯底； L形的第一側壁和第二側壁，所述第一側壁和所述第二側壁的一條邊在所述半導體襯底中分別水平地沿相反的方向延伸，所述第一側壁和所述第二側壁的另一條邊在所述半導體襯底中豎直地向下延伸，其中所述第一側壁和所述第二側壁不接觸所述半導體襯底的表面； 柵極，所述柵極位於所述第一側壁和所述第二側壁之間的中間區域的正上方；以及 源極和漏極，所述源極和所述漏極分別位於所述第一側壁和所述第二側壁的外側的所述半導體襯底中。
15.如權利要求14所述的MOS電晶體，其特徵在於，所述半導體襯底包括用於形成所述第一側壁和所述第二側壁的基底以及在所述基底上覆蓋所述第一側壁和所述第二側壁以及兩者之間的所述中間區域的覆蓋層，所述MOS電晶體還包括在所述柵極兩側的所述覆蓋層中形成的淺摻雜區。
16.如權利要求15所述的MOS電晶體，其特徵在於，所述基底中至少形成所述MOS電晶體的區域是由矽形成的。
17.如權利要求16所述的MOS電晶體，其特徵在於，所述第一側壁和所述第二側壁是由氧化矽形成的。
18.如權利要求14所述的MOS電晶體，其特徵在於，所述源極和所述漏極分別在所述第一側壁和所述第二側壁的外側靠近所述第一側壁和所述第二側壁。
19.如權利要求14所述的MOS電晶體，其特徵在於，所述第一側壁和所述第二側壁的厚度為50-5000埃。
20.如權利要求14所述的MOS電晶體，其特徵在於，所述MOS電晶體還包括位於在所述柵極、所述源極和所述漏極上的金屬矽化物層。
【文檔編號】H01L29/06GK103531468SQ201210225974
【公開日】2014年1月22日 申請日期:2012年7月2日 優先權日:2012年7月2日
【發明者】劉金華 申請人:中芯國際集成電路製造(上海)有限公司