功率器件的製作方法

2024-03-08 04:13:15

專利名稱：功率器件的製作方法
技術領域：
本發明涉及在短路等時抑制閉鎖(Iatchup)而且具有高耐壓特性的溝槽柵型的功率器件。
背景技術：
功率器件是一種高耐壓的半導體器件，在電力控制中廣泛使用。在功率器件中， IGBT (Insulated Gate Bipolar Transistor 絕緣柵雙極性電晶體)在能夠使單元結構精細化及器件的高耐壓化等方面很優異。IGBT在傳導率調製區即η型的半導體襯底的表面具備P型的基極區，背面具備P 型的集電極區。在基極區的表面形成η型的發射極區。而且，還在以貫穿所述發射極區的方式形成的多個縱型的溝槽中形成溝槽柵極。專利文獻1公布了在溝槽柵極和其它的溝槽柵極之間形成接觸孔的半導體裝置。 如專利文獻1的圖3(f)所示，在上述的接觸孔內壁，利用熱擴散形成被稱作「低電阻區」的 P+層。而且，上述的P+層具有降低基極電阻的效果。因此，即使在源極(發射極)_漏極(集電極)之間給予反電動勢時，由源極區_溝道區_外延層構成的寄生電晶體不會容易成為導通狀態。因此，依據專利文獻1的圖3(f)的結構，能夠提高耐壓。專利文獻1 日本特開2004-303964號公報專利文獻2 日本特開2004-095962號公報專利文獻3 日本實開昭63-124762號公報專利文獻4 日本特表2007-500454號公報專利文獻5 日本特開2000-058823號公報專利文獻6 日本特開2002-353456號公報

發明內容
IGBT在短路等時，基極區中的電流密度非常高。這時基極區中形成溝道的區域附近的空穴電流密度也非常高。因此，由發射極區(η型)_基極區(P型)_半導體襯底(η 型)_集電極區(P型)構成的η-ρ-η-ρ結構有時引起閉鎖。另外，在半導體襯底和基極區之間施加的反偏置的作用下，兩者的界面附近形成耗盡層。若耗盡層不充分伸長而彎曲，則往往引起電場集中。該電場集中導致功率器件的耐壓劣化。在這裡，依據專利文獻1所述的結構，能夠避免上述的閉鎖和耗盡層導致的耐壓劣化。就是說，專利文獻1的圖3(f)所示的低電阻區使基極區的空穴向發射極電極(在專利文獻1中稱作「源極取出電極」)跑去，降低基極區中的空穴密度。因此不容易引起上述的閉鎖。進而，低電阻區到達外延層(半導體襯底)而伸長上述耗盡層。因此能夠緩衝上述耗盡層的彎曲引起的電場集中，並提高耐壓。可是在實際的功率器件的製造中，往往按照飽和電流調試多個品種，進而進行設計變更。這時，在專利文獻1所述的結構中，需要在每次變更設計時給每個品種準備溝槽形成用的掩模和接觸孔形成用的掩模等，存在著增加成本的問題。本發明就是為了解決上述問題而研製的，其目的在於提供一種功率器件，能夠在多個品種之間共用多個工序，並能以最低限度的工序變更適應設計變更，而且還能夠實現抑制閉鎖和提高耐壓。 本申請的發明涉及的功率器件，具備第1導電型的半導體襯底；在該半導體襯底的表面形成的第2導電型的基極區；在該半導體襯底的背面形成的第2導電型的集電極區； 以及在該基極區的表面形成的第1導電型的發射極區。進而其特徵在於，具備在以貫通該發射極區的方式形成在該基極區的第1溝槽內隔著柵極絕緣膜而形成的溝槽柵極；靠近該發射極區而形成在該基極區的凹坑；形成在該凹坑的內壁並且摻雜密度比該基極區高的第2導電型的接觸層；在該凹坑的底部形成的第2溝槽內隔著偽溝槽絕緣膜而形成的偽溝槽；以及與該發射極區、該接觸層及該偽溝槽電連接的發射極電極，該溝槽柵極和該偽溝槽達到該半導體襯底。本發明的其它特徵在後面做詳細說明。(發明效果)依據本發明，能以低成本實現抑制閉鎖和提高耐壓的功率器件。


圖1是包含本發明的實施例1中的功率器件的剖面的斜視圖。圖2是圖1的2-2向視圖。 圖3是表示和圖2相同的部位及集電極區的圖，並且是講述形成發射極電極、柵電極等的狀態的功率器件的圖。圖4是包含本發明的實施例2中的功率器件的剖面的斜視圖。圖5是圖4的5-5向視圖。圖6是包含本發明的實施例3中的功率器件的剖面的斜視圖。圖7是包含本發明的實施例4中的功率器件的剖面的斜視圖。附圖標記說明10功率器件；12半導體襯底；14集電極區；16基極區；19第1溝槽；20發射極區；22發射極延伸部分；30凹坑；40溝槽柵極；41柵極絕緣膜；42偽溝槽；43偽溝槽絕緣膜；49 第 2 溝槽。
具體實施例方式以下，參照附圖，講述實施本發明的最佳的方式。此外，在各圖中，對於相同或相當的部分，賦予相同的符號，適當簡化或省略重複的講述。[實施例1]圖1是包含講述本實施例的功率器件10的剖面圖的斜視圖。此外，圖1等中繪出的剖面不是體現晶片端面的情況。功率器件10具備半導體襯底12。半導體襯底12是低濃度地注入η型的摻雜劑的η-層。在半導體襯底12的表面，具備註入ρ型的摻雜劑的基極區16。而且，在半導體襯底12的背面形成有ρ型的集電極區14。在基極區16的表面，形成有η型的發射極區20。發射極區20是高濃度地注入η 型的摻雜劑的η+層。進而，以貫通發射極區20的試在基極區16形成第1溝槽19。在第1 溝槽19中形成有柵極絕緣膜41。而且，隔著柵極絕緣膜41而形成有與發射極區20、基極區16相接的溝槽柵極40。溝槽柵極40例如用被摻雜的多晶矽等形成。溝槽柵極40從後文講述的柵電極接受柵極驅動信號的供給。將形成溝槽柵極40及發射極區20的區域，稱作「柵極區50」。在與柵極區50靠近的基極區16中，形成凹坑30。凹坑30是在基極區16形成的凹部。凹坑30形成為比溝槽柵極40的深度淺。進而，在凹坑30的底部具備第2溝槽49。 第2溝槽49是為了配置不傳輸柵極驅動信號的溝槽結構即偽溝槽而形成的。然後，在第2 溝槽49中形成偽溝槽絕緣膜43。進而，具備隔著偽溝槽絕緣膜43而與基極區16相接的偽溝槽42。偽溝槽42例如用被摻雜的多晶矽等形成。將這樣地形成凹坑30、與柵極區50相接、應該形成發射極電極的區域，稱作「發射極接觸區沈」。在發射極接觸區沈中配置有發射極區20的一部分即發射極延伸部分22。 另外，在除了形成發射極接觸區沈及發射極區20的部分以外的柵極區50中的基極區16 的表面，形成有接觸層18。就是說，在除了柵極絕緣膜41、溝槽柵極40、發射極區20(包含發射極延伸部分22)以外的基極區16的表面，形成接觸層18。接觸層18是注入ρ型的摻雜劑而形成的層。形成高濃度的ρ+層地進行該ρ型的摻雜劑的注入。然後，進行適當的斜向注入等， 在凹坑30的內壁也形成接觸層18。就是說，由於形成凹坑30後形成接觸層18，所以沿著凹坑30的內壁的方式形成接觸層18。在這裡，接觸層18的摻雜密度，比既沒有形成發射極區20也沒有形成接觸層18的基極區16的摻雜密度高。然後，在發射極接觸區沈中形成發射極電極。圖3示出發射極電極。圖3是表示圖1的2-2向視圖即與圖2相同的部位的圖，是用於講述形成發射極電極、柵電極等後的狀態的圖。由圖3可知以覆蓋發射極接觸區沈的方式形成發射極電極52。就是說，發射極電極52與發射極區20中的發射極延伸部分22電連接。另外，發射極電極52還與接觸層 18及偽溝槽42電連接。而且，以覆蓋凹坑30的內壁的方式形成凹坑30中的發射極電極 52。在本實施例中，接受柵極驅動信號的供給的溝槽柵極40和不接受柵極驅動信號的供給而與發射極電極52連接的偽溝槽42，都到達半導體襯底12。另外，由圖3還可知 柵極布線M與溝槽柵極40連接。為了從噪聲中保護溝槽柵極40及柵極布線M並提高絕緣性而覆蓋柵極布線討地配置介電體53。本實施例的功率器件的結構，如上所述。下面，參照圖3，講述本實施例的功率器件的動作及其效果。如前所述，在短路等時電流密度較高的狀態中，在發射極區20並且在第1溝槽19 附近，空穴電流密度往往上升。這時，因為在本實施例的基極區16中形成凹坑30，所以在圖3中，除了用Ihl表示的空穴的通路之外，還提供用Ih2表示的空穴的通路。就是說，基極區16中的空穴，在沿著凹坑30形成的接觸層18的作用下，迅速地流掉。這樣，空穴就不會集中到基極區16中。如此依據本實施例的結構，因為設置了凹坑30，所以能夠抑制基極區16中的空穴電流密度變得非常大的現象。這樣抑制基極區16的空穴電流密度的上升後，能夠有效地抑制由發射極區20、基極區16、半導體襯底12、集電極區14構成的n-p-n-p結構引起的閉鎖。另外，因為偽溝槽42與發射極電極52電連接，所以應該施加給發射極區20的電壓也施加給偽溝槽42。因此，第1溝槽19附近的基極區16和半導體襯底12之間產生的耗盡層延伸到偽溝槽42時，耗盡層被擴張。這樣，偽溝槽42成為原因的偽溝槽42附近的耗盡層的擴張，特別有利於摻雜密度較低的半導體襯底12的耗盡層的擴張，所以具有緩衝電場集中的效果，因此能夠實現功率器件10的高耐壓化。一般按照功率器件的飽和電流調試多個品種，進而對各個品種進行變更設計，以便調整其諸特性。在這樣的情況下，例如在專利文獻1公布的結構中，需要每次單獨地準備溝槽形成用的掩模。另外在專利文獻1的結構中，如果希望增加應該增大飽和電流的溝槽柵極的數量，就必須形成新的溝槽，所以就會不可避免地增大單元面積。因此在專利文獻1 的結構中，存在著飽和電流的變更自由度低的問題。可是，依據本實施例的結構，能夠解決上述問題。就是說，依據本實施例的結構，因為還能夠將偽溝槽42作為溝槽柵極40使用，所以飽和電流的設定的自由度高。此外在這裡，作為前提，將增加溝槽柵極40的數量後導致的閉鎖的抑制效果的下降控制在容許範圍內。另外，因為本實施例的偽溝槽42和溝槽柵極40用同一個工序形成，所以能夠不變更溝槽形成用的掩模而增減溝槽柵極40的數量。將形成的溝槽作為溝槽柵極40使用，還是作為偽溝槽42使用，是根據用於形成凹坑30的掩模等來決定。這樣將偽溝槽42定為溝槽柵極40或者相反地將溝槽柵極40定為偽溝槽42，能夠不增大單元面積而實施。因此本實施例的結構能夠在抑制閉鎖和高耐壓化的基礎上，使飽和電流的變更自由度高。另外，本實施例的凹坑30不到達半導體襯底12為止，比專利文獻1的接觸孔淺。 因此，容易形成接觸層18，從埋入發射極電極(源極取出電極)的角度上說，也是比專利文獻1有利的工序，所以還能夠提高成品率。這樣，依據本實施例的結構，能夠不提高以低成本製造的難易度而應對多品種的研發和設計變更。進而，在專利文獻1的圖3f、g所示的半導體裝置(功率器件)中，為了形成低電阻區，需要設置擴散源層的工序以及使該擴散源層擴散的熱擴散工序等。因此工序複雜。而依據本實施例的結構，可以用形成第1溝槽19的同一道工序形成第2溝槽49，用形成柵極絕緣膜41的同一道工序形成偽溝槽絕緣膜43，用形成溝槽柵極40的同一道工序形成偽溝槽42。因此，不必為了形成偽溝槽42等而特別追加工藝，所以能夠簡化工序。在本實施例中，採用在凹坑30底部的兩個部位形成偽溝槽42的結構。但本實施例並不局限於此。就是說，凹坑30中沿著凹坑30形成的接觸層18是為了靠近第1溝槽19、 有效地使空穴向發射極電極52跑去而設置的。因此，凹坑30底部的偽溝槽42的數量可以根據它和向半導體襯底12延伸的耗盡層的關係適當決定。進而，也未必非要在凹坑30的底部形成偽溝槽42，可以和凹坑30獨立地在不同的區域形成。同樣，關於凹坑30的形狀，只要能靠近第1溝槽19而以大面積使空穴向發射極電極跑去，就可以任意決定。[實施例2]本實施例涉及能夠改善特性的功率器件。圖4是包含本實施例的功率器件的剖面的斜視圖。另外，圖5是圖4的5-5向視圖。以下講述和實施例1的不同點。本實施例的發射極區108朝著和溝槽柵極40垂直的方向帶狀地形成。就是說，遍及柵極區50、發射接觸區26、鄰接柵極區57地形成發射極區108。這樣，直到凹坑30的內壁的一部分為止地形成發射極區108。可是，在溝槽柵極 40形成用的掩模工序和發射極區16形成用的掩模工序中，往往產生掩模對準錯位。但是依據本實施例的結構，能夠抑制起因於該掩模對準錯位的發射極區和發射極電極的接觸面積的變動對特性的影響。因此，能夠提供功率器件10的gm特性(飽和電流特性)不容易受到工藝偏差的影響的功率 器件。另外，關於抑制閉鎖及耐壓特性，也能夠獲得和實施例1相同的效果。進而，如前所述，能以低成本應對多品種的研發和設計變更。[實施例3]本實施例涉及能夠降低導通電阻、增大飽和電流的功率器件。圖6是包含本實施例的功率器件的剖面的斜視圖。以下講述和實施例1的不同點。本實施例的發射極區202 形成為帶狀，而不是像實施例1那種的橋狀。就是說，發射極區202中到達發射極接觸區26 的部分即發射極延伸部分200，朝著和溝槽柵極40的長度方向平行地帶狀延伸。若這樣形成發射極區202，則由於發射極區202在更大的面積中與發射極電極相接，所以能夠在減少導通電阻的同時還能夠增大飽和電流。另外，關於抑制閉鎖及耐壓特性，也能夠獲得和實施例1相同的效果。進而，如前所述，能以低成本應對多品種的研發和設計變更。[實施例4]本實施例涉及抑制空穴進入基極區並有效地抑制寄生電晶體導致的閉鎖的功率器件。圖7是包含本實施例的功率器件的剖面的斜視圖。以下講述和實施例1的不同點。 本實施例的半導體襯底12在與基極區12相接的表面，具備載流子蓄積層300。載流子蓄積層300是注入η型的摻雜劑的η層。載流子蓄積層300的摻雜密度高於半導體襯底12中沒有形成載流子蓄積層300的部分的摻雜密度。若這樣形成載流子蓄積層300，則能夠抑制從半導體襯底12去往基極區16的空穴的注入。所以短路等時，基極區16中靠近第1溝槽19的區域的空穴電流密度不會顯著增大。因此，進一步提高抑制由發射極區20 (η型)-基極區16 (ρ型)-半導體襯底12 (η 型)_集電極區14(ρ型)構成的η-ρ-η-ρ結構的閉鎖的效果。另外，因為有偽溝槽42，所以關於耐壓特性，也能夠獲得和實施例1同等的效果。進而，如前所述，能以低成本應對多品種的研發和設計變更。產業上的利用可能性綜上所述，依據本發明涉及的功率器件，能以低成本提供抑制閉鎖並提高耐壓的功率器件。
權利要求
1.一種功率器件，其特徵在於，具備 第1導電型的半導體襯底；在所述半導體襯底的表面形成的第2導電型的基極區； 在所述半導體襯底的背面形成的第2導電型的集電極區； 在所述基極區的表面形成的第1導電型的發射極區；在以貫通所述發射極區的方式形成在所述基極區的第1溝槽內、隔著柵極絕緣膜而形成的溝槽柵極；靠近所述發射極區而形成在所述基極區的凹坑；形成在所述凹坑的內壁並且摻雜密度比所述基極區高的第2導電型的接觸層； 在所述凹坑的底部形成的第2溝槽內隔著偽溝槽絕緣膜而形成的偽溝槽；以及與所述發射極區、所述接觸層及所述偽溝槽電連接的發射極電極， 所述溝槽柵極和所述偽溝槽達到所述半導體襯底。
2.如權利要求1所述的功率器件，其特徵在於所述發射極區形成到所述凹坑的內壁的一部分。
3.如權利要求1所述的功率器件，其特徵在於在所述半導體襯底的與所述基極區相接的區域，形成有第1導電型的載流子蓄積層； 所述載流子蓄積層的摻雜密度，高於所述半導體襯底中未形成所述載流子蓄積層的部分的摻雜密度。
全文摘要
本發明的功率器件，具備第1導電型的半導體襯底；在該半導體襯底的表面形成的第2導電型的基極區；在該半導體襯底的背面形成的第2導電型的集電極區；以及在該基極區的表面形成的第1導電型的發射極區。還具備在以貫通該發射極區的方式形成在該基極區的第1溝槽內隔著柵極絕緣膜而形成的溝槽柵極；靠近該發射極區而形成在該基極區的凹坑；形成在該凹坑的內壁並且摻雜密度比該基極區高的第2導電型的接觸層；在該凹坑的底部形成的第2溝槽內隔著偽溝槽絕緣膜而形成的偽溝槽；以及與該發射極區、該接觸層及該偽溝槽電連接的發射極電極，該溝槽柵極和該偽溝槽達到該半導體襯底。
文檔編號H01L29/78GK102187465SQ200880131608
公開日2011年9月14日 申請日期2008年10月14日 優先權日2008年10月14日
發明者角田哲次郎, 遠井茂男 申請人:三菱電機株式會社