可下拉電流io電路的製作方法
2024-03-06 22:38:15 1
專利名稱：可下拉電流io電路的製作方法
技術領域：
本發明涉及一種半導體集成電路，特別是涉及一種可下拉電流IO電路。
背景技術：
如圖1所示，為現有不帶下拉電流IO電路的結構示意圖，現有不帶下拉電流IO電路，包括電阻R、對電源靜電保護電路和對地靜電保護電路。所述電阻R的第一端和焊盤 PAD相連接，所述電阻R的第二端和晶片內部電路相連接。所述對電源靜電保護電路連接在電源VDD和所述電阻R的第一端之間。所述對地靜電保護電路連接於地和所述電阻R的第一端之間。現有不帶下拉電流IO電路只起到一個防靜電保護的功能。如圖2所示，為現有可下拉電流IO電路的結構示意圖，所述現有可下拉電流IO電路在現有不帶下拉電流IO電路的基礎上增加了一個下拉電流功能模塊，所述下拉電流功能模塊連接於所述電阻R的第二端和地之間；通過一使能信號EN控制下拉電流I的導通和關斷。現有可下拉電流IO電路除了具有靜電保護的功能外還具有在使能信號EN使能的時候會在IO電路中產生一個特定大小的電流信號即下拉電流I的作用，所述下拉電流I可以在一些實際應用場合作為通信信號使用。現有可下拉電流IO電路的缺點是所述下拉電流I 的建立時間完成時間較長，同時所述下拉電流I的偏差較大，不符合作為通信信號的要求。
發明內容
本發明所要解決的技術問題是提供一種可下拉電流IO電路，能縮短下拉電流的啟動時間、提高下拉電流的精度。為解決上述技術問題，本發明提供的可下拉電流IO電路包括第一電阻、對電源靜電保護電路、對地靜電保護電路和一下拉電流功能模塊。所述第一電阻的第一端和焊盤相連接，所述第一電阻的第二端和晶片內部電路相連接。所述對電源靜電保護電路連接在電源和所述第一電阻的第一端之間。所述對地靜電保護電路連接於地和所述第一電阻的第一端之間。所述下拉電流功能模塊連接於所述第一電阻的第二端和地之間；所述下拉電流功能模塊包括溫度補償電流源、第一 NMOS管、第二 NMOS管、第三電晶體和開關模塊。所述溫度補償電流源的輸入端和基準電壓相連接，在所述溫度補償電流源的輸出端輸出基準電流。所述第一 NMOS管和所述第二 NMOS管組成一鏡像電路，所述第二 NMOS管的溝道的寬度和長度比值為所述第一 NMOS管的寬度和長度比值的數倍，所述第一 NMOS管的柵極、所述第二 NMOS管的柵極、所述第一 NMOS管漏極和所述溫度補償電流源的輸出端相連接，所述第一 NMOS管的源極接地，所述第一 NMOS管的源漏電流為所述基準電流。所述第二 NMOS管和所述開關模塊串接於所述第一電阻的第二端和地之間。共有兩種串接結構可供選擇，所述第二 NMOS管和所述開關模塊的第一種串接結構為所述第一電阻的第二端連接所述開關模塊的第一端、所述開關模塊的第二端連接所述第二 NMOS管的漏極、所述第二 NMOS管的源極連接地；所述第二 NMOS管和所述開關模塊的第二種串接結構為所述第一電阻的第二端連接所述第二 NMOS管的漏極、所述第二 NMOS管的源極連接所述開關模塊的第一端、所述開關模塊的第二端連接地。所述開關模塊的第三端連接第一使能信號，通過所述第一使能信號控制所述開關模塊的接通和斷開，從而控制所述第二 NMOS管的源漏電流的導通和關斷，所述第二 NMOS管的源漏電流為所述第一 NMOS管的源漏電流的鏡像電流，所述第二 NMOS管的源漏電流為所述基準電流的數倍。所述第三電晶體的源極、漏極和所述第二 NMOS管的柵極相連接，所述第三電晶體的柵極和第二使能信號相連；當所述第二 NMOS管和所述開關模塊間為第一種串接結構時， 所述第三電晶體為NMOS管，所述第二使能信號為所述第一使能信號的反相信號；當所述第二 NMOS管和所述開關模塊間為第二種串接結構時，所述第三電晶體為PMOS管，所述第二使能信號和所述第一使能信號相同。進一步改進是，所述第三電晶體的溝道的長度和寬度的大小滿足當所述開關模塊由斷開切換到接通的50納秒內能夠補充足夠的負電荷到所述第二 NMOS管的柵極，使所述第二 NMOS管的柵極電壓保持不變。進一步改進是，所述第三電晶體的溝道的長度和寬度為所述第二 NMOS管的長度和寬度的一半。進一步改進是，所述開關模塊在所述第一使能信號為高電平時接通、低電平時斷開；或者，所述開關模塊在所述第一使能信號為低電平時接通、高電平時斷開。本發明的有益效果為1、本發明通過溫度補償電流源以及鏡像電流的設置，能夠大大提高下拉電流的精度，能使下拉電流的偏差範圍小於士25%。2、本發明通過第三電晶體的設置，能夠縮短下拉電流的啟動時間。原因為由於所述第二 NMOS管的溝道的寬度和長度比值為所述第一 NMOS管的寬度和長度比值的數倍，所以所述第二 NMOS管的柵和源漏間的寄生電容會很大，在所述開關模塊接通的瞬間，所述第二 NMOS管的源漏電壓會產生較大的變化從而使所述第二 NMOS管的柵的電壓也不穩定；本發明所述第三電晶體能夠在所述開關模塊接通的瞬間的50納秒內及時向所述第二 NMOS管的柵和源漏間的寄生電容間充入足夠的電荷，使所述第二 NMOS管的柵的電壓保持穩定，從而也使的所述第二 NMOS管的源漏電流也即為所述下拉電流快速啟動。
下面結合附圖和具體實施方式
對本發明作進一步詳細的說明圖1是現有不帶下拉電流IO電路的結構示意圖；圖2是現有可下拉電流IO電路的結構示意圖；圖3是本發明實施例可下拉電流IO電路的結構示意圖；圖4是本發明實施例的第一使能信號和第二使能信號的時序關係圖。
具體實施例方式如圖3所示，是本發明實施例可下拉電流IO電路的結構示意圖。本發明實施例可下拉電流IO電路包括第一電阻R1、對電源靜電保護電路、對地靜電保護電路和一下拉電流功能模塊。所述第一電阻Rl的第一端和焊盤PAD相連接，所述第一電阻Rl的第二端和晶片內部電路相連接。所述對電源靜電保護電路連接在電源VDD和所述第一電阻Rl的第一端之間。所述對地靜電保護電路連接於地和所述第一電阻Rl的第一端之間。所述下拉電流功能模塊連接於所述第一電阻Rl的第二端和地之間；所述下拉電流功能模塊包括溫度補償電流源、第一 NMOS管1、第二 NMOS管2、第三電晶體3和開關模塊4。所述溫度補償電流源的輸入端和基準電壓VREF相連接，在所述溫度補償電流源的輸出端輸出基準電流IREF。所述第一 NMOS管1和所述第二 NMOS管2組成一鏡像電路，圖3中所示所述第一 NMOS管1的溝道寬度尺寸單位為XI、所述第二 NMOS管2的溝道寬度尺寸單位為XN、而所述第一 NMOS管1和所述第二 NMOS管2的溝道長度相同也即所述第二 NMOS管2的溝道的寬度和長度比值為所述第一 NMOS管1的寬度和長度比值的數倍即N倍。所述第一 NMOS管 1的柵極、所述第二 NMOS管2的柵極、所述第一 NMOS管1漏極和所述溫度補償電流源的輸出端相連接，所述第一 NMOS管1的源極接地，所述第一 NMOS管1的源漏電流為所述基準電流 IREF0所述第二NMOS管2和所述開關模塊4串接於所述第一電阻Rl的第二端和地之間。 本發明實施例的第二 NMOS管2和所述開關模塊4的串接結構為所述第一電阻Rl的第二端連接所述開關模塊4的第一端、所述開關模塊4的第二端連接所述第二 NMOS管2的漏極、 所述第二 NMOS管2的源極連接地。所述開關模塊4的第三端連接第一使能信號EN，通過所述第一使能信號EN控制所述開關模塊4的接通和斷開，從而控制所述第二 NMOS管2的源漏電流的導通和關斷，所述第二 NMOS管2的源漏電流為所述第一 NMOS管1的源漏電流的鏡像電流，所述第二 NMOS管 2的源漏電流為所述基準電流的數倍即N倍。所述開關模塊4在所述第一使能信號EN為高電平時接通、低電平時斷開；或者，所述開關模塊4在所述第一使能信號EN為低電平時接通、高電平時斷開。所述第三電晶體3的源極、漏極和所述第二 NMOS管2的柵極相連接，所述第三電晶體3的柵極和第二使能信號ENO相連。如圖4所示，所述第三電晶體3為NMOS管，且所述第二使能信號ENO為所述第一使能信號EN的反相信號。所述第三電晶體3的溝道的長度和寬度為所述第二 NMOS管2的長度和寬度的一半，滿足當所述開關模塊4由斷開切換到接通的50納秒內能夠補充足夠的負電荷到所述第二 NMOS管2的柵極A中即使所述第二 NMOS管2的柵極A和漏極B間的寄生電容及時充電， 使所述第二 NMOS管2的柵極電壓保持不變。本發明實施例採用了溫度補償電流源，能使所述基準電流IREF的偏差範圍小於士 16%，和現有普通電流源的偏差範圍大於士30%，本發明實施例的下拉電流的精度能夠得到大大提高。本發明實施例還能縮短下拉電流的啟動時間。原理如下如圖3所示，假設當第一使能信號EN不使能時，此時所述第二 NMOS管2的柵極A 即A點的電位為VI，所述第二 NMOS管2的漏極B即B點此時電位為0 ；假設A點和B點之間的寄生電容大小為Cl，A點與地之間的寄生電容為C2 ；並假設第一使能信號EN使能時， A點的電位為VI』，B點的電位為V2。
當EN不使能時，A點積聚的正電荷大小為Q = Vl X (C1+C2)，當EN使能的瞬間，此時所述第三電晶體3會釋放出負電荷-AQ，此時A點的正電荷大小為 (VI，-V2) XC1+C2XV1，= Q-Δ Q，由以上兩個電荷公式可以推算出Vl，= V1+V2XCl/(C1+C2)-AQ/(C1+C2)，可以看出來只要能調整所述第三電晶體 3的大小，使得Δ Q的大小儘量接近於V2 X Cl，就可以保證Vl，儘可能的和Vl相等，從而保證了 A點電位的穩定，保證了 IO電路中電流信號即下拉電流的啟動時間足夠短。其中Cl 和C2的具體大小和所選用的半導體工藝相關。以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。
權利要求
1.一種可下拉電流IO電路，包括第一電阻、對電源靜電保護電路、對地靜電保護電路和一下拉電流功能模塊；所述第一電阻的第一端和焊盤相連接，所述第一電阻的第二端和晶片內部電路相連接；所述對電源靜電保護電路連接在電源和所述第一電阻的第一端之間；所述對地靜電保護電路連接於地和所述第一電阻的第一端之間；所述下拉電流功能模塊連接於所述第一電阻的第二端和地之間；其特徵在於所述下拉電流功能模塊包括溫度補償電流源、第一 NMOS管、第二 NMOS管、第三電晶體和開關模塊；所述溫度補償電流源的輸入端和基準電壓相連接，在所述溫度補償電流源的輸出端輸出基準電流；所述第一 NMOS管和所述第二 NMOS管組成一鏡像電路，所述第二 NMOS管的溝道的寬度和長度比值為所述第一 NMOS管的寬度和長度比值的數倍，所述第一 NMOS管的柵極、所述第二 NMOS管的柵極、所述第一匪OS管漏極和所述溫度補償電流源的輸出端相連接，所述第一 NMOS管的源極接地，所述第一 NMOS管的源漏電流為所述基準電流；所述第二 NMOS管和所述開關模塊串接於所述第一電阻的第二端和地之間；所述第二 NMOS管和所述開關模塊的第一種串接結構為所述第一電阻的第二端連接所述開關模塊的第一端、所述開關模塊的第二端連接所述第二 NMOS管的漏極、所述第二 NMOS管的源極連接地；所述第二 NMOS管和所述開關模塊的第二種串接結構為所述第一電阻的第二端連接所述第二 NMOS管的漏極、所述第二 NMOS管的源極連接所述開關模塊的第一端、所述開關模塊的第二端連接地；所述開關模塊的第三端連接第一使能信號，通過所述第一使能信號控制所述開關模塊的接通和斷開，從而控制所述第二 NMOS管的源漏電流的導通和關斷，所述第二 NMOS管的源漏電流為所述第一 NMOS管的源漏電流的鏡像電流，所述第二 NMOS管的源漏電流為所述基準電流的數倍；所述第三電晶體的源極、漏極和所述第二 NMOS管的柵極相連接，所述第三電晶體的柵極和第二使能信號相連；當所述第二 NMOS管和所述開關模塊間為第一種串接結構時，所述第三電晶體為NMOS管，所述第二使能信號為所述第一使能信號的反相信號；當所述第二 NMOS管和所述開關模塊間為第二種串接結構時，所述第三電晶體為PMOS管，所述第二使能信號和所述第一使能信號相同。
2.如權利要求1所述可下拉電流IO電路，其特徵在於所述第三電晶體的溝道的長度和寬度的大小滿足當所述開關模塊由斷開切換到接通的50納秒內能夠補充足夠的負電荷到所述第二 NMOS管的柵極，使所述第二 NMOS管的柵極電壓保持不變。
3.如權利要求2所述可下拉電流IO電路，其特徵在於所述第三電晶體的溝道的長度和寬度為所述第二 NMOS管的長度和寬度的一半。
4.如權利要求1所述可下拉電流IO電路，其特徵在於所述開關模塊在所述第一使能信號為高電平時接通、低電平時斷開；或者，所述開關模塊在所述第一使能信號為低電平時接通、高電平時斷開。
全文摘要
本發明公開了一種可下拉電流IO電路，包括一下拉電流功能模塊。下拉電流功能模塊包括溫度補償電流源、第一NMOS管、第二NMOS管、第三電晶體和開關模塊。第二NMOS管和第一NMOS管組成鏡像電路，溫度補償電流源提供一基準電流到第一NMOS管中、第二NMOS管取得一數倍於基準電流的鏡像電流。第二NMOS管連接於第一電阻的第二端和地之間，並串接開關模塊，通過一使能信號控制開關模塊並控制下拉電流即第二NMOS管源漏電流的通斷。通過一使能信號的反相信號控制第三電晶體，使第三電晶體在第二NMOS管的柵極及時充電從而保持第二NMOS管的柵極穩定，實現下拉電流的快速啟動。本發明能縮短下拉電流的啟動時間、提高下拉電流的精度。
文檔編號H03K19/0185GK102447467SQ201010504070
公開日2012年5月9日 申請日期2010年10月12日 優先權日2010年10月12日
發明者李兆桂, 駱川 申請人:上海華虹Nec電子有限公司