含有連接表面層和襯底區域的部分soi結構製造方法

2024-03-04 23:57:15 1

專利名稱：含有連接表面層和襯底區域的部分soi結構製造方法
技術領域：
本發明涉及新結構的半導體組件或MEMS類型器件的製造，特別 是SOI和SOI類型器件的製造。
背景技術：
使用能夠特別獲得懸掛在腔體的單晶矽薄膜的SOI (絕緣體上矽)材料來製造大量的微系統或MEMS (微機電系統)。在電力電子和微系統領域的各種應用中，具有組合了 "體"矽襯底和SOI襯底(即，包括在有源層4下的嵌入氧化物(例如SiO》的局部區域2，如圖l所示)功能的結構可以具有很大的優勢。為了得到這種結構，已經提出了很多方法，例如文件FR0216646。 在該類型方法中，必須考慮的一個問題就是異質表面。 如圖1所示，在生產具有SOI區和Si區的結構時就存在這個問題。 更具體地，目的是為了發現一種比現有方法更簡單的技術，特別是克服要求採用特殊方法的與存在的異質表面相關的問題。發明內容本發明首先涉及一種半導體結構的生產方法，這種結構包括表面層，至少一個埋入層或嵌入層，以及支撐，該方法包括 -採用第一材料在第一支撐或襯底上形成圖形的步驟； -由第二半導體材料在所述圖形之間和之上形成層的步驟； -對半導體層進行熱處理以全部或部分地改變其結晶度的步驟； -組裝所述半導體層與第二支撐或襯底的步驟。 半導體層可以由單晶矽和/或多晶矽和/或非晶矽構成。 半導體層還可以包含第一類型結晶度的區域和與第一類型結晶度不同的第二類型結晶度的區域。例如，它包含非晶材料的區域和多晶材料的區域。另一個例子中，它包含晶體區域和非晶或者多晶材料的區域。
本發明還涉及一種製造半導體結構的方法，該結構包括表面層， 至少一個埋入層或嵌入層，以及支撐或者襯底，該方法包括 -採用第一材料在第一支撐或襯底上形成圖形的步驟； -在所述圖形之間和之上形成由非晶矽或者單晶矽構成的第二層 的步驟；-組裝該第二層與第二支撐或襯底的步驟。可以對半導體層進行熱處理步驟，以便全部或部分地改變其結晶度。半導體層可以包含第一類型結晶度的區域和與第一類型結晶度不 同的第二類型結晶度的區域。例如，它包含非晶材料的區域和多晶材 料的區域。另一個例子中，它包含晶體區域和非晶或者多晶材料的區 域。該發明還涉及另外一種半導體結構的生產方法，該結構包括表面 層，至少一個埋入層或嵌入層，以及支撐或襯底，該方法包括 -採用第一材料在第一支撐或襯底上形成圖形的步驟； -在所述圖形之間和之上形成半導體層的步驟，該半導體層包括第 一類型結晶度的區域和與第一類型結晶度不同的第二類型結晶度的區 域；-組裝第二層與第二支撐或襯底的步驟。 半導體層例如可以由單晶矽和/或多晶矽和/或非晶矽構成。 例如可以從可以是絕緣層的--層上形成圖形，例如氧化物層或氮化物層。例如，它可以由熱氧化來得到，或者採用LPVCD技術來進行氧化物沉積，或者採用PEVCD技術來進行氧化物沉積。圖形可以由任何應用在微電子領域中的其它常規方法來得到。總的來說，可以形成圖形的層可以是由不同材料和/或多層構成的。 總的來說，半導體層也可以通過外延或沉積來形成；在外延的情況下，可以在依賴於執行外延的表面並且生長完成後能夠得到相對平坦表面的速度形成半導體層。在與第二襯底組裝之前，可以執行半導體層平坦化的步驟。 在組裝半導體層與第二支撐或襯底之前，可以對該半導體層表面進行親水或疏水準備的歩驟。
在組裝導體層與第二支撐或襯底後，可以進行退火步驟。可以執行減薄歩驟，以及在減薄前或後對減薄襯底的可選的尋徑 階段或磨邊步驟。本發明還涉及一種半導體器件，包括表面層，至少一個嵌入層， 和支撐或襯底，嵌入層包括非晶矽或者單晶矽的第一子層以及包括交 替的第一材料的圖形和非晶矽或單晶矽區域的第二子層。本發明還涉及一種半導體器件，包括表面層，至少一個埋入層或 者嵌入層，以及支撐或襯底，埋入層或嵌入層包括第一子層和第二子 層，第一子層包括交替的第一材料的圖形和第二半導體材料的區域， 第二子層包括第一類型結晶度的區域和第二類型結晶度的區域。第二子層可以由單晶矽和/或多晶矽和/或非晶矽組成。基於本發明的一種方法，可以獲得包括可變厚度的有源表面層的 結構，其某些區域例如通過嵌入或埋入的氧化物層與襯底隔開，其餘 的區域作為半導體(例如Si)體塊(或大塊的)；甚至存在與襯底豎直 的熱和/或電傳導。基於本發明的一種方法，可以獲得包括可變厚度的有源表面層的 結構，其某些區域例如通過嵌入或埋入的氧化物層與襯底隔開，其餘 的區域作為半導體(例如Si)體塊(或大塊的)；甚至存在與襯底豎直 的熱和/或電傳導。與已知的一些技術相比，本發明避免了異質表面(例如含有交替的Si02/Si)的平坦化處理。要進行平坦化的表面是同質的(例如是沉積的矽或通過外延生長獲得的矽)，無論哪種情況，都能夠避免進行特 殊和複雜的平坦化方法，以解決不同侵蝕速度("碟形")的問題。本發明也可以應用於其它的半導體中，例如Ga、 SiC、 AsGa、 InP 或者SiGe。


圖1顯示了混合的BSOI型結構；圖2A至2G顯示了依據本發明的製造方法的各個步驟；圖3顯示了本發明的結構的俯視圖； 圖4顯示了依據本發明的可替代器件；圖5顯示了在不同表面外延生長的情況。
具體實施方式
將參照圖2A至圖2G，從例如Si 20的半導體材料開始(圖2A)， 描述依據本發明的用於得到例如圖1中所示結構的方法。首先生長層22，它將作為通過圖形、例如介電層特別是氧化物(例 如二氧化矽)構成的埋入層或者嵌入層或者埋入或嵌入層，其厚度將 對應於由埋入或者嵌入到最終結構中期望得到的圖形23的厚度(圖 2B)。按照應用的預期功能，層22可以由不同方法來得到熱氧化、 或者LPCVD氧化物沉積、或者PECVD氧化沉積等等。該嵌入層22 可以由不同的材料(例如如SixNy的氮化物禾Q/或如八1203的氧化物和 /或摻雜的矽氧化物(PSG或者BPSG型，等等))，和/或多層(如SixNy 的氮化物和/或如A1203的氧化物和/或如(PSG或BPSG的摻雜的矽氧 化物)構成。接著，在層22中定義圖形23的分布。例如通過光刻和刻蝕層22 將這些圖形之間的區域24刻蝕到下面襯底20的水平(圖2C)。因此， 在襯底的表面，得到交替的圖形23和圖形之間的區域24。圖形23的 分布可以通過任何其它技術得到，不僅僅是刻蝕。其分布可根據應用 的需要來安排。此外，圖形可以有不同的形狀(從俯視圖上看圓形、 和/或方形、和/或其它圖形等)以及不同的尺寸(亞微米到毫米)。圖 形23之間的區域24可以達到襯底20的表面21 ，從而能夠在表面21 上使材料的圖形23 (例中給定的氧化物)和這些圖形之間沒有材料的 並且直接到達襯底20的區域24交替。因此圖形直接形成在半導體襯 底20上。可以通過其它的微電子方法例如氧化、氧化沉積、刻蝕、光刻等 的組合得到圖形。在如此製備的襯底上執行半導體材料26的沉積或者外延生長(圖 2D)。總的來說，圖形23上層厚為e的層基本與圖形23的形狀和分布 匹配。因此半導體材料層26直接形成在圖形之上和之間。所述圖形之間 的半導體層與半導體襯底20接觸。圖3給出了一個襯底的例子，從俯視圖上看，在該襯底上的圖形 23之間製造了填充有材料26的刻蝕的區域24。
同樣也可以製造不同於圖形3的結構。例如，半導體材料26是矽(非晶、多晶或者單晶)，矽的類型根 據應用的需要和/或每種技術的可能性來選取，特別是根據必須沉積的 厚度來選取。也可以選擇其它的半導體材料，例如SiC或GaN或者III 到V族類型的材料，這些材料，也存在具有各種類型的結晶度的可能 (例如，多晶或者單晶SiC)。選擇同樣類型(材料、摻雜等)的半導體26作為將來表面層20'， 30'(見圖2F和圖2G)的材料可以很有優勢的。然而，在某些情況下， 半導體層26的類型與表面層20'， 30'的類型不同可能是有優勢的。材料26交替地接觸襯底20的表面21和絕緣圖形23。選擇沉積材料的厚度e時考慮平坦化帶來的形貌降低，從而獲得 滿足(Ke〈e的厚度e (圖2D)，而不會通向氧化物圖形23的頂部25， 或者不會使所述頂部沒有材料沉積在上面。根據用來製造半導體材料層26的技術類型，可以得到各種的結晶 度例如，在Si的情況下，能夠製造單晶矽的外延層，或者採用不同 的技術(LPCVD、 PECVD等等)沉積多晶或者非晶矽。 '將非晶矽沉積在Si (襯底20的表面21)和Si02 (圖形23)的交 替區域可以導致在多晶材料(表面21上)和非晶材料(圖形23上) 之間交替的層，然而，在Si (表面21)和Si02 (圖形23)的交替區域 上外延製造矽通常導致在晶體材料(表面21上)和非晶或者多晶材料 (圖形23上)之間交替的層。因此在某些應用中，根據電導和/或熱導方面和/或真空技術和/或機 械特徵方面的要求，層26在不同的結晶度之間交替可以是有優勢的。 因此，如圖4所示，可以在包括圖形23和半導體材料26之間的交替 的單個子層上形成半導體材料26a和半導體材料26b的交替區域，其 中半導體材料26a具有第一類型的結晶度，半導體材料26b具有不同 於第一類型的第二類型的結晶度。不同組合的示例如下所示。此外，可以根據應用的需要，選擇沉積層26的物理屬性，例如電 學(導體，結緣體等等)和/或熱學(傳導性)和/或機械屬性。為了實 現這個，能夠改變成份(更多或更少的摻雜)和/或層26生成的條件。為了改變層的結晶度，可以對沉積層26執行熱處理，例如，可以
沉積非晶和/或多晶矽的層26，然後在IIO(TC退火。在與襯底30 (見圖2E)組裝和粘附前進行層26的這種熱處理， 因此能夠從物理上改變所述層26 (通過改變其結晶度)。然後可以使層26達到要求，以得到平滑的表面27 (見圖2D)，使 得能夠獲得與隨後鍵合階段相兼容的表面狀態。可以通過平坦化來實現層26的條件，例如，通過化學機械拋光、 機械減薄或者化學減薄(幹法等離子體轟擊或RIE:能夠改變表面形貌 的反應離子刻蝕)，或者通過這些不同技術的組合。例如，如果按照正在進行生長的表面來控制層26的外延速度，例 如(圖5)，半導體材料表面240上的生長速度可以比氧化物區域25 平面的生長速度快，可以基本上減少和/或者避免平坦化過程；控制它 們的相對速度能夠在該層生長完成後可以獲得相對平整的表面。然後通過分子間粘附將如此製備的襯底20結合到例如由矽組成的 襯底30 (圖2E)。下面給出各種可用的不同類型的表面處理和組合。在與襯底進行組裝前可以進行親水或者疏水類型的表面處理。如 果圖形23是電絕緣的(例如由氧化物構成)，則期望的最終結構包括 與襯底20' (SOI)隔離開的區域36以及這些區域36之間的導電區域 46 (圖2F)。在親水結合的情況下，在結合界面存在自然的氧化層34，氧化層 34可能損害襯底20和30之間的歐姆接觸。在這種情況下，如果在特 殊的應用中需要歐姆接觸，可以在高溫(>1100°C)對結構進行處理以 使得結合界面處的氧化物分解，從而在導電區域46實現歐姆接觸。在某些應用中，可以在較低的溫度下執行熱處理。在疏水結合的情況下，被放置接觸的表面沒有氧化物34，從而直 接形成歐姆接觸。結合後，結構優選地在高溫下進行退火處理， 一方面是為了結合 界面的固結(加強結合的強度)，另外一方面，如上面的親水結合的情 況中所述，也是為了界面氧化物的分解和產生歐姆接觸。進行熱處理的溫度與結構和/或與產生最終結構隨後要進行的步驟 兼容。優選地，在層26沉積後，以優選地高於或者等於隨後的結合界面
的固結溫度的溫度執行熱處理步驟。在某些情況下，它可能低於固結溫度。例如，在矽的情況下，可以在700到130(TC之間的溫度進行熱處理。襯底20和/或襯底30可通過其背面進行減薄，以得到未來將在其 中製作組件的活性半導體層20'(圖2F)。在圖2F中是對襯底20進行 了減薄。當對襯底30進行減薄時，得到類似圖2G的結構，其中墊塊 23的頂部25轉向襯底30'(減薄後的襯底30)，但是通過層36與襯底 30'隔離。在圖2F中，轉向襯底或者減薄的層20'的是墊塊23另外的 頂部25'，在這個例子中頂部甚至與層20'接觸。可以通過機械研磨和/或化學機械拋光和/或機械拋光和/或化學刻 蝕(幹法或溼法)技術來進行減薄。優選地，襯底20將被減薄(圖2F)。也可以通過"Smart-Cut " 類型技術，或者通過襯底裂紋來進行減薄。"Smart-Cut "類型技術例 如ft匕露於A. J. Auberton-Herve等人發表'在International Journal of High Speed Electronics and Systems, Vol 10， N0.l (2000) P. 131-146上的文章 《Why can Smart-Cut change the future of microelectronics 》。下面將提供根據本發明實施的例子。實施例h在本例中，下列步驟將被執行a, )對矽襯底20進行熱氧化，例如通過產生2|am的氧化物；b。 光刻圖形24以定義未來的SOI和Si區域；Cl)在定義的未來矽區域的平面刻蝕氧化物22，移去刻蝕掩膜；d。 清洗表面，通過LPCVD (大約65(TC)沉積多晶矽(p-Si)層 26，例如沉積厚度大約4pm的層；e, )在110(TC下進行熱處理；f\)通過化學機械拋光對p-Si表面26進行平坦化以去除SOI和Si 區域之間的形貌；然而， 一個保留在同質的多晶矽表面上，並且從不移到異質的Si02/Si表面上；gl)親水型清洗，通過襯底20-圖形23-層26-組件與無矽襯底30
的分子粘附設置直接結合的接觸；h, )在IIO(TC下進行結合界面的固結熱處理；i。 通過機械研磨，接著進行化學機械拋光來減薄襯底20的背面， 例如直至其厚度為IO拜(最終厚度可以根據應用的需要在2阿至幾 百微米(例如500(am)之間改變)。最終得到如圖2F所示的結構。在本例中，下列步驟將被執行 步驟a2至c2與步驟a,至Cl相同。d2)清洗表面，通過PECVD沉積非晶矽(a-Si)層26，例如沉積 厚度大約5pm的層；e2)在IIO(TC下進行熱處理；f2)通過化學機械拋光對a-Si表面26進行平坦化以去除SOI和Si 區域之間的形貌；g2)親水型清洗，通過襯底20和無矽襯底30的分子粘附設置直接 結合的接觸；h2)與h,相同；12) 通過機械研磨，接著進行化學機械拋光來減薄襯底30的背面， 例如直至其厚度為20pm。由此得到如圖2G所示的結構。實施例3:在本例中，下列歩驟將被執行a3)對矽襯底20進行熱氧化，例如通過生成3pm的氧化物；b3)至C3):與b。至d)相同；d3)清洗表面，通過LPCVD (大約65(TC)沉積多晶矽(p-Si)層 26，例如沉積厚度大約在7pm的層； e3)與e。相同；f3)通過幹法拋光對p-Si表面26進行平坦化以去除SOI和Si區域 之間的形貌，接著通過化學機械拋光進行表面修整； g3)至h3):與g,)至h。相同；13) 通過機械研磨，接著進行化學機械拋光來減薄襯底20的背面，
例如直至其厚度為20pm。由此得到如圖2F所示的結構。實施例4:在本例中，下列步驟將被執行 a4)至e》與a3)至e。相同；f4)通過採用精細砂輪(例如#8000)進行機械研磨對p-Si表面26 進行平坦化以去除SOI和Si區域之間的形貌，接著進行化學機械拋光 用於修整表面；g4)至")與&)至")相同。實施例5在本例中，下列步驟將被執行a5)至C5)與a》至C3)相同；d5)清洗表面，外延(大約75(TC)生長矽層26，例如生長厚度大 約lOpm的層；e5)在1100。C下進行熱處理；f5)通過化學機械拋光對Si表面進行平坦化以去除SOI和Si區域 之間的形貌；g5)與g》相同；h5)在115(TC下進行結合界面的固結熱處理； i5)通過機械研磨，接著進行化學機械拋光來減薄襯底30的背面， 例如直至其厚度為10pm。實施例6:在本例中，下列步驟將被執行 a6)至C6):與a》至C2)相同；d6)清洗表面，通過外延(大約85(TC)生長矽層26，例如生長厚 度大約lO)im的層；e6)至。與e》至fp相同；g6)疏水型清洗，通過襯底20與無矽襯底30的分子粘附設置直接 結合的接觸；
h6)在850。C下進行結合界面的固結熱處理； i6)和hs)相同。本發明涉及的應用領域包括電力電子應用和MEMS的生產。 同樣也能夠用來生產帶有用於提供垂直方向導電的接觸墊的絕緣 結構。同樣也能夠用於生產一些混合組件(在Si上和在SOI上)，以及 一些要求熱疏散(垂直導熱性)的組件。在第二種情況下，可能重要 的是導熱而不是導電。典型地，能夠沉積具有電絕緣特性但是具有好 的垂直導熱性(例如，對應於要求具有大的熱疏散能力的組件)的半 導體層，例如非晶矽層。上面提到的材料之外的一些材料也可以用來作為襯底或者結合層 (外延、沉積等等)之一，以滿足電傳導和/或熱傳導方面的各種需要， 和/或其它要求SiC (好的導熱性能)，或者GaN，或者m到V族等 材料都可以使用。
權利要求
1、一種用於生產包括表面層(20』、30』)，至少一個埋入層(23、26、36)，以及襯底(30)的半導體結構的方法，該方法特徵在於-採用第一材料在第一襯底(20)上形成圖形(23)的步驟；-採用第二半導體材料在所述圖形之間和之上形成層(26)的步驟；-對由第二材料構成的層(26)進行熱處理以全部或部分地改變其結晶度的步驟；-組裝由第二材料構成的層(26)與第二襯底(30)的步驟。
2、 如權利要求1所述的方法，所述由第二材料構成的層是由單晶 矽和/或多晶矽和/或非晶矽構成的。
3、 如權利要求1或2所述的方法，所述由第二材料構成的層包括 第一類型結晶度(26a)的區域和與第一類型結晶度不同的第二類型結 晶度(26b)的區域。
4、 一種用於生產包含表面層(20，、 30，)，至少一個埋入層(23、 26、 36)，以及襯底(30)的半導體結構的方法，該方法包括-採用第一材料在第一支撐(20)上形成圖形(23)的步驟； -採用第二材料在所述圖形之間和之上採用非晶矽或者單晶矽形 成層(26)的步驟；-組裝由第二材料構成的層(26)與第二襯底(30)的步驟。
5、 如權利要求4所述的方法，還包含對非晶矽或者單晶矽層進行 熱處理從而改變其結晶度的步驟。
6、 如權利要求4或5所述的方法，所述非晶矽或者單晶矽層包括 第一類型結晶度(26a)的區域和與第一類型結晶度不同的第二類型結 晶度(26b)的區域。
7、 一種用於生產包含表面層(20，)，至少一個埋入層(23、 26、 36)，以及襯底(30)的半導體結構的方法，該方法包括-採用第一材料在第一襯底(20)上形成圖形(23)的步驟，-採用第二半導體材料在所述圖形之間和之上形成層(26)的歩驟，其中半導體層包括第一類型結晶度的區域(26a)和與第一類型結晶度不同的第二類型結晶度的區域(26b),-組裝由第二材料構成的層與第二襯底(30)的步驟。
8、 如權利要求7所述的方法，由第二材料構成的層是由單晶矽和 /或多晶矽和/或非晶矽構成的。
9、 如權利要求1至8中任一所述的方法，所述圖形(23)從介電 材料構成的第一層(22)中得到。
10、 如權利要求9所述的方法，其介電材料為氧化物或者氮化物。
11、 如權利要求IO所述的方法，所述介電材料為氧化物，由熱氧 化、或者採用LPCVD技術的氧化物沉積、或者採用PECVD技術的氧化物沉積生產。
12、 如權利要求1至11中任一所述的方法，所述圖形(23)從不 同材料和/或多層構成的第一層(22)中得到。
13、 如權利要求1至12中任一所述的方法，由第二材料構成的所 述層(26)是通過外延或者沉積形成的。
14、 如權利要求13所述的方法，由第二材料構成的所述層(26) 是通過外延形成的，速度取決於執行外延的表面。
15、 如權利要求1至14中任一所述的方法，包括在與第二襯底(30) 組裝之前對由第二材料構成的層(26)進行平坦化的步驟。
16、 如權利要求1至15中任一所述的方法，在與第二襯底(30) 組裝之前對由第二材料構成的層(26)的表面進行親水或者疏7jC準備 的步驟。
17、 如權利要求1至16中任一所述的方法，在組裝由第二材料構 成的層(26)與第二襯底(30)之後執行退火步驟。
18、 如權利要求1至17中任一所述的方法，進一步包括減薄兩個 襯底(20、 30)中的至少一個的步驟。
19、 如權利要求1至18中任一所述的方法，所述圖形(23)通過 刻蝕得到。
20、 一種包括表面層(20')，至少一個埋入層或者嵌入層(23， 26， 36)，和襯底(30)的半導體器件，其特徵在於，埋入層或者嵌入層包 括由非晶矽或者單晶矽構成的第一子層(36， 26a， 26b)，以及包括交 替的第一種材料構成的圖形(23)和非晶矽或單晶矽區域的第二子層。
21、 一種包括表面層(20')，至少一個埋入層或者嵌入層(22， 26)， 和襯底(30)的半導體器件，其特徵在於，埋入層和嵌入層包括第一 子層和第二子層，第一子層包括交替的第一材料構成的圖形(23)和 第二半導體材料構成的區域，第二子層包括第一類型結晶度的區域(26a)和第二類型結晶度的區域(26b)。
22、 根據權利要求21所述的器件，所述第二子層是由單晶矽和/ 或多晶矽和/或非晶矽組成的。
23、 根據權利要求20到22任一所述的器件，所述第一材料為介 電材料。
全文摘要
本發明涉及一種用於生產包含表面層(20』)，至少一個埋入層(36，46)，以及支撐(30)的半導體結構的方法，該方法包括採用第一材料在第一支撐上形成圖形(23)的步驟；在所述圖形之間和之上形成半導體層的步驟；組裝所述半導體層與第二支撐(30)的步驟。
文檔編號H01L21/762GK101401199SQ200780006928
公開日2009年4月1日 申請日期2007年2月26日 優先權日2006年2月27日
發明者B·阿斯帕爾, C·拉加赫-布朗夏爾 申請人:特拉希特技術公司