重拾三級緩存 AMD四核"巴塞羅納"解析
2023-10-23 16:21:43
Intel將在下月正式發布四核處理器，而AMD至少還要等上半年，但這並不意味著在四核處理器的對決中，AMD就100%會輸，因為其新一代K8L相當值得期待。今天我們就帶您詳細了解一下AMD K8L架構首款核心Barcelona（巴塞羅納）的情況。
巴塞羅納是西班牙東北部的美麗港市，用其作為新一代處理器的代號，也顯示了AMD的良苦用心。一般來講，處理器架構從概念到實物出貨，需要經過很長的周期，所以說在K8L架構上，AMD肯定已經下了大工夫。雖然目前來看Intel Core微架構獨領風騷，但到明年中期四核市場成熟時鹿死誰手，還未可知。
AMD Barcelona四核架構圖
Barcelona核心可以說是由目前AMD x86-64架構上改進而來，他和當前Opteron的關係，就好比Core 2與Pentium M一樣。今天我們文章中涉及到的Barcelona細節內容，出自該核心性能模型小組主導人Ben Sander之口，所以真實性很高很高。
● 提升浮點運算性能
Barcelona不僅是下代工作站/伺服器處理器Opteron的核心，同時也將是AMD下一代桌面產品的基礎，雖然兩者之間會有些許不同，但設計方向應該是一致的。所以這一新四核必須滿足以下兩方面的需求。
具有超高的科學計算性能，具體包括財務分析、石油勘探和生物學計算等。多媒體編/解碼能力：HD-DVD播放和視頻壓縮等這兩方面的應用交集，可以說是對處理器浮點運算能力的要求。在過去的10年中，軟體已經漸漸向SIMD浮點運算發展，所以相對於過去的Opteron處理器，AMD這次大幅強化了Barcelona的SSE單元，下面的表格給出了具體的細節：
新特性 | 當前架構 | Barcelona |
SSE execution width | 64 bits wide | 128 bits wide |
Instruction fetch bandwidth | 16 bytes/cycle | 32 bytes/cycle |
Data cache bandwidth | 2 x 64 bit loads/cycle | 2 x 128 bits loads/cycle |
L2 cache/memory controller bandwidth | 64 bits/cycle | 128 bits/cycle |
Floating-point scheduler depth | 36 dedicated x 64-bit ops | 36 dedicated x 128-bit ops |
此外SSE MOV指令將可以在浮點"store"管線中執行，兩個SSE操作可以分別在兩個周期以SSE move方式執行。同時，Barcelona還支持非聯盟加載/執行（load/execute）模式，這樣可以使指令的封裝和解碼更加高效。
以上這些變化與Intel Core微架構已經採用的方式有些類似，不知道屆時SSE高負載應用下，Intel和AMD誰的處理器表現更好呢。
