電路元器件名稱與原理（通用邏輯器件電路設計知識點）

2023-04-21 16:00:26

絕對最大額定值

為維持IC的壽命和可靠性，即使是瞬間也不能超過額定值。

工作範圍

必須遵守這些電氣條件，以確保正常運行。如果超出任一工作範圍，則無法保證IC的運行。請務必在各工作範圍內使用IC。如果很難做到這一點，請選擇具有適當工作範圍的其它IC。

「容限」（*）一詞意味著能夠耐受指定的條件。一些CMOS邏輯IC系列具有輸入和輸出容限功能以及輸出掉電保護功能（*）。電子元件包含多個IC，這些IC有時在不同的電壓域（例如，3.3V電壓和5V電壓域）內運行。在這種情況下，您需要具有輸入和輸出容限功能以及電平轉換功能（稍後說明）的CMOS邏輯IC。許多行動裝置都有局部掉電功能，此功能可關閉未使用的邏輯模塊以省電並延長電池工作時間。為實現局部掉電，需具備輸出掉電保護功能。

輸出引腳的容限功能更複雜。CMOS邏輯IC的輸出電路為圖騰結構，由一對P溝道和N溝道MOSFET組成。因此，大多數CMOS邏輯IC在活動狀態下不允許將外部電壓施加至輸出引腳。如果對輸出端施加電壓，它會與電源或GND短路，從而可能導致IC損壞。

*）在某些情況下，容限和掉電保護可以互換使用。輸入容限有時稱為輸入掉電保護，輸出掉電保護有時稱為輸出容限。

下圖顯示了在輸入側和輸出側均配備二極體的典型CMOS邏輯IC的等效電路。輸入側的二極體專門用於ESD保護。輸出側的二極體則為非專用的寄生二極體。如果施加高於VCC的電壓或在IC關斷時施加電壓，輸入端與電源之間的二極體以及輸出端與電源之間的二極體可能會導通。在這種情況下，IC可能會被由此產生的大電流損壞。儘管輸出端不直接連接電源線，但其可能連接總線系統中的另一個總線輸出端。

無輸入容限和掉電保護功能的CMOS邏輯IC的等效輸入／輸出電路

使用輸入容限功能進行電平轉換：輸入容限功能可用於降低高電平電壓。例如，我們來考慮下如何使用VHC系列的IC將HC系列的邏輯IC的輸出電壓從5V降壓至3.3V。對於降壓轉換，應注意以下特性。（以下數值適用於VHS系列。）

最大輸入電壓不得超過數據表的工作範圍表中顯示的數值。此外，最大低電平輸入電壓必須低於電氣特性表中顯示的數值（VIL）。只要注意上述特性，就能輕鬆完成邏輯信號的電平轉換，具體如下圖所示。但是請注意，5V和3.3V IC的閾值電壓有區別。因此，邏輯信號的佔空比可能會因電平轉換而相應變化。如果這存在問題，請使用東芝的雙電源電平轉換器，該轉換器可在不影響佔空比的情況下進行電平轉換。

TC74HC/HCT的輸入／輸出等效電路

下圖顯示了TC74HC/HCT系列的I/O等效電路。

為滿足絕對最大額定值，必須按以下順序進行上電：

（1）連接GND（2）連接VCC（ON）（3）連接輸入信號（導通）

如果先輸入輸入信號，在無輸入容限功能的IC中，不必要的電流可能會流向輸入端，從而損壞IC或設備。對於關斷順序，按相反的順序執行上電順序。TC74VHC/VHCT、TC74LCX、TC74VCX（從輸入端至電源的正向無輸入保護二極體）等具有輸入容錯功能的產品，即使在未上電的情況下也可施加輸入信號。因此，無需執行（2）和（3）的加載順序。

圖：在Vcc與GND之間插入去耦電容的示例

信號開關產生的尖峰電流會導致VCC和GND反彈，從而使輸出過衝或欠衝，或過度輸出延遲。為避免這類情況，有必要降低高頻電流的VCC和GND線的阻抗。具體而言，VCC和GND線應又粗又短，並且最好在每個IC的電源引腳附近插入一個去耦電容（0.01µF至0.1µF），起到高頻濾波器的作用。去耦電容器應儘量靠近每個IC。距離過遠不僅會降低效用，還可能輻射IC的開關噪聲。對於低頻濾波，每個電路板通常使用一個10µF至100µF的電容。

連接VCC或GND的CMOS邏輯IC的未使用輸入端

通常，所有未使用的輸入端均應連接VCC或GND。但是可配置為輸出端（例如，總線引腳）的雙向總線緩衝器（例如，功能245）的任何引腳都應通過上拉電阻連接VCC或通過下拉電阻連接GND。建議將緩衝器的兩端上拉或下拉至相同電位，以避免不必要的電流流動。但必須使具有總線保持功能的輸入引腳（例如，TC74VCXHxxx系列的IC的輸入引腳）保持開路狀態。即使對於典型的CMOS邏輯IC，當其電源打開時，由於寄生電容（大約幾毫安）引起的大浪湧電流也可能是一個問題。為提高系統可靠性，防止器件損壞和其它故障，其輸入端可通過一個上拉電阻連接VCC或通過一個下拉電阻連接到GND。

由於CMOS邏輯具有非常高的輸入阻抗，因此由於周邊電場的影響，任何開路輸入都可能導致錯誤的輸出值。此外，直通電流可能會在VCC與GND的中點流動，導致電源電流增大，在最壞的情況下會導致器件損壞。除非數據表中另有說明，否則在操作無總線保持功能的所有輸入時請務必留意這些注意事項。

雙向總線緩衝器的未使用雙向引腳上拉至VCC或下拉至GND

總線保持電路架設在IC的數據輸入端。總線保持電路由反饋迴路中的兩個反向器組成，當輸入引腳處於開路狀態（即懸空）時保持（鎖存）其最後已知的狀態。下圖顯示了總線保持電路的等效電路。

對於CMOS邏輯電路，如果未使用的輸入引腳保持開路或懸空，則它們會呈現高阻態。通

常，可通過連接外部上拉電阻或下拉電阻防止出現這種情況，因為高阻態會導致輸入電容被漏電流逐漸充電，最終同時導通輸入P溝道和N溝道MOSFET，從而導致意外的電流或異常振蕩。相反，總線保持電路採用一個背面連接輸入端的弱反饋門來保持最後的輸入狀態，直到其下次改變狀態。因此，帶有總線保持電路的IC無需外部上拉電阻。此外，與使用上拉電阻相比，總線保持電路有助於降低耗電量，因為總線保持電路在輸入端呈現高阻態之前立即保持輸入狀態。總線保持電路具有以下兩個電氣特性：1）總線保持輸入最小驅動保持電流（II(HOLD)）指定總線保持電路可供給器件或總線的最小電流；及2）總線保持輸入過驅動電流改變狀態（II(OD)），指定改變總線保持電路中保持的狀態所需的最小過驅動電流。下面給出了數據表中顯示的總線保持特性的一個示例。

具有總線保持功能的總線收發器（TC74VCXH16245FT）的保證總線保持輸入電流（單位：μA）

可將未使用的輸出端保持開路狀態。

但由於開路未端接且有全反射，如果出現電磁幹擾（EMI）問題，可串聯一個幾十pF的電容器和一個幾十歐的電阻，以交替端接該電路。

在數據表中，通用CMOS邏輯IC的上升和下降時間均在保證其功能操作的工作範圍內指定的。請在工作範圍內使用CMOS邏輯IC，以防止由於輸出振蕩等引起的故障。如果向輸入端施加緩慢上升或下降信號（低擺率信號），開關過程中會出現尖峰電流，導致VCC和GND反彈，從而可能導致輸出振蕩或故障。

使用帶有施密特觸發器輸入端的IC實現緩慢變化的輸入。然而，如果輸入變化過慢，即使是帶有施密特觸發器輸入端的IC也可能無法抑制電源線或信號線上的噪聲，從而導致輸出振蕩或不穩定。

[圖1：將大電容器連接至輸出端]

如果在CMOS器件上連接大電容器，則在切換至輸出模式（「H」⇒「L」、「L」⇒「H」）時可能會流過充電／放電大電流，進而導致故障。在最壞的情況下，這種大電流可能會導致內部接線熔融甚至斷線。此外，如果電源驟然關斷，由於電容的充電／放電，大於指定值的電流可能流向輸出寄生二極體。建議將輸出引腳上的電容性負載保持在500pF以下。如果超過該值，請插入一個電阻器以限制充電和放電電流，具體如圖1所示。在這種情況下，請注意輸出信號會出現延遲。

[圖2：將大電容器連接至TCTC4000系列和TC74HC/AC系列的輸入端]

TC4000系列和TC74HC/AC系列等不具備輸入容限功能的器件，也不應同時驅動大電容性負載，因為如果關斷時間很短，電流可能流過輸入保護二極體。因此建議將連接輸入引腳的負載電容保持在500pF以下。如果超過該值，請插入一個電阻器，具體如圖2所示。請注意，在這種情況下，輸入信號也會延遲。