計算機存儲器系統包括哪些結構（計算機組成原理）

2023-09-22 03:58:23 4

按照在計算機中作用的不同，存儲器分為緩衝存儲器、主存、輔助存儲器。按照存儲信息的材料或介質可以分為磁帶存儲器.磁碟存儲器、半導體存儲器、光碟存儲器。

理想狀態中，我們將存儲器系統視為一個線性字節數組，CPU能在常數時間內訪問每個存儲器位置。但實際上存儲器系統（Memory System）是一個具有不同容量、成本和訪問時間的存儲設備的層次結構，分別具有以下幾部分：

上方存儲器作為下方存儲器的緩存，速度更快、容量更小。

存儲器的層次結構之所以有效，是因為程序具有局部性（Locality）的基本屬性，傾向於不斷訪問相同的數據項集合，或者傾向於訪問相鄰的數據項集合。我們希望程序能具有更好的局部性，使得數據項存儲在較高層次的存儲器中，這樣程序就會傾向於從存儲器結構中較高層次訪問數據項，運行會更快。

隨機訪問存儲器（Random-Access Memory，RAM）根據存儲單元實現方式可以分為兩類：靜態的RAM（SRAM）和動態的RAM（DRAM）。

由於SRAM存取速度較快，只要供電就會保持不變，對光和電噪音等幹擾不敏感，但是每位的存儲需要6個電晶體，使得造價較為昂貴，且密集度低，使其適合作為小容量高速的高速緩存存儲器。

我們可以將w個DRAM單元組成一個超單元（Supercell），使得一個超單元就能存儲w位的信息，並且將d個超單元組合在一個構成一個 d \times wd×w DRAM晶片，能夠存儲dw位信息，並且能對每個超單元進行尋址。並且為了降低地址引腳的數量，我們可以將d個超單元組織成r行、c列的陣列形式。

如上圖所示，我們有一個16 \times 816×8的DRAM晶片，其中包含16個超單元，每個超單元由8個DRAM單元組成，使得每個超單元能存儲8位信息。並且16個超單元被組成4行4列的陣列形式。由一個內存控制器（Memory Controller）通過addr引腳和data引腳將控制DRAM晶片數據的傳入和傳出，比如想要獲得(2,1)處超單元的數據

注意：

為了一次性能訪問更多的數據，可以將多個DRAM晶片封裝到一個內存模塊（Memory Module）中，將其扎到主板的擴展槽中。

如上圖所示是封裝了8個 8M \times 88M×8 DRAM晶片的內存模塊，每個DRAM晶片負責8位數據，這樣一次能對64位字進行讀寫。比如想要獲得地址A處的字：

為了進一步擴大存儲能力，可以將多個內存模塊連接到內存控制器，能夠聚合成主存。當內存控制器想要讀取地址A處的字時，會先找到包含地址A的內存模塊k，然後根據上述步驟得到對應的字。

而基於傳統的DRAM單元，可以做一些優化來提高訪問基本DRAM單元的速度：

從更高層面來看，數據流是通過稱為總線（Bus）的共享電子電路在處理器和DRAM主存之間傳遞數據的。總線是一組並行的導線，能夠攜帶地址、數據和控制信號，也可以將數據和地址信號使用相同的導線。

如上圖所示是一個連接CPU和DRAM主存的總線結構。其中I/O橋接器（I/O Bridge）晶片組包括內存控制器，能夠將系統總線的電子信號和內存總線的電子信號互相翻譯，也能將系統總線和內存總線連接到I/O總線。

當從內存加載數據到寄存器中：

當將寄存器中的數據保存到內存中：

這裡的讀事務和寫事務統稱為總線事務（Bus Transaction）。

之前介紹的DRAM和SRAM在斷電時都會丟失數據，所以是易失的（Volatile），而非易失性存儲器（Nonvolatile Memory）即使斷電後，也會保存信息，該類存儲器稱為只讀存儲器（Read-Only Memory，ROM），但是現在ROM中有的類型既可以讀也可以寫了，可以根據ROM能夠重編程的次數以及對它們進行重編程所用的機制進行區分，包括：

存儲在ROM設備中的程序稱為固件（Firmware），包括BIOS、磁碟控制器、網卡、圖形加速器和安全子系統等。當計算機系統通電後，會運行存儲在ROM中的固件。

磁碟（Disk）是被用來保存大量數據的存儲設備，但是讀信息的速度比DRAM慢10萬倍，比SRAM慢100萬倍。

如上圖所示是一個磁碟的構造。磁碟是由多個疊放在一起的碟片（Platter）構成，每個碟片有兩個覆蓋著磁性記錄材料的表面（Surface）。每個表面由一組稱為磁軌（Track）的同心圓組成，每個磁軌被劃分為若干扇區（Sector），每個扇區包含相同數量的數據位（通常為512位）作為讀寫數據的基本單位。扇區之間通過間隙（Gap）分隔開來，間隙不保存數據信息，只用來表示扇區的格式化位。通常會使用柱面（Cylinder）來描述不同表面上相同磁軌的集合，比如柱面k就是6個表面上磁軌k的集合。碟片中央會有一個可以旋轉的主軸（Spindle），使得碟片以固定的旋轉速率（Rotational Rate）旋轉，單位通常為RPM（Revolution Per Minute）。

將磁碟能記錄的最大位數稱為最大容量（容量），主要由以下方面決定：

磁碟容量的計算公式為：

在面密度較低時，每個磁軌都被分成了相同的扇區，所以能夠劃分的扇區數由最內側磁軌能記錄的扇區數決定，這就使得外側的磁軌具有很多間隙。現代大容量磁碟採用多區記錄（Multiple Zone Recording）技術，將一組連續的柱面劃分成一個區，在同一個區中，每個柱面的每條磁軌都有相同數量的扇區，由該區中最內側的磁軌決定，由此使得外側的區能劃分成更多的扇區。

如上圖所示，磁碟通過一個連接在傳動臂（Actuator Arm）上的讀/寫頭（Read/Write Head）來進行讀寫，對於有多個盤面的磁碟，會用多個位於同一柱面上的垂直排列的讀/寫頭。對於扇區的訪問時間（Access Time）由以下幾部分構成：

可以發現：尋道時間和旋轉時間是主要影響部分，並且兩者大致相等，通常可以尋道時間乘2來估計訪問時間。

由於磁碟構造的複雜性，現代磁碟將其抽象為B個扇區大小的邏輯塊序列，編號為0,1,...,B-1，通過磁碟中的磁碟控制器來維護邏輯塊號和實際扇區之間的映射關係。為此需要通過磁碟控制器對磁碟進行格式化：

當從磁碟讀取數據到主存，需要以下步驟：

如上圖所示是一個總線結構實例。對於像圖形卡、滑鼠、鍵盤、監視器這類輸入/輸出設備，都是通過I/O總線連接到CPU和主存的，比如Intel的外圍設備互聯（Peripheral Component Interconnect，PCI）總線，在PCI模型中，系統中所有的設備共享總線，一個時刻只能有一臺設備訪問這些線路，目前PCI總線已被PCEe總線取代了。雖然I/O總線比系統總線和內存總線慢，但是能容納種類繁多的第三方I/O設備。

注意：系統總線和內存總線是與CPU相關的，而PCI總線這樣的I/O總線被設計成與底層CPU無關。

CPU會在地址空間中保留一塊地址用於與I/O設備通信，每個地址稱為I/O埠（I/O Port），而連接到總線的設備會被映射到一個或多個埠，則處理器可通過埠地址來訪問該I/O設備，該技術稱為內存映射I/O（Memory-mapped I/O）。

假設磁碟控制器映射到埠0xa0，探討磁碟的讀取過程：

固態硬碟（Solid State Disk，SSD）是一種基於快閃記憶體的存儲技術，插在I/O總線上標準硬碟插槽（通常為USB或SATA），處於磁碟和DRAM存儲器的中間點。從CPU的角度來看，SSD與磁碟完全相同，有相同的接口和包裝。它由快閃記憶體和快閃記憶體翻譯層（Flash Translation Layer）組成

當對頁進行寫操作時，首先需要先對該頁所處的整個塊進行擦除。

以上是Intel SSD 730的性能，IOPS是每秒I/O操作數，吞吐量數量基於4KB塊的讀寫。我們可以發現隨機寫操作較慢，這是因為：

塊的擦除次數是有限的，當塊磨損後，就不能再使用了，快閃記憶體翻譯層中的平均磨損（Wear Leveling）邏輯會試圖將擦除平均到所有塊中，來最大化每個塊的壽命。

SSD的優缺點：

具有以下重要思想：

從上一圖中可看出，DRAM主存和磁碟的性能滯後於CPU性能，訪問時間比單個處理器的周期時間慢很多，而SRAM的性能雖然也滯後於CPU性能，但是還保持增長，所以現代計算機會使用基於SRAM的高速緩存，來彌補CPU和內存之間的差距。

具有良好局部性（Locality）的程序，會傾向於引用最近引用過的數據項本身，或者引用最近引用過的數據項周圍的數據項。局部性主要具有兩種形式：

從硬體到作業系統，再到應用程式，都利用了局部性。

有良好局部性的程序比局部性較差的程序運行更快。

想要分析一個程序的局部性是否好，可以依次分析程序中的每個變量，然後根據所有變量的時間局部性和空間局部性來總和判斷程序的局部性。

例1：

分析上述程序的局部性。對於變量sum，每一輪迭代都會引用一次，所以sum具有好的時間局部性，而sum是標量，所以沒有空間局部性。對於變量v，其數據在內存中的分布如圖b中所示，每一輪迭代都是引用不同的數據項，所以時間局部性較差，但是會按照內存存儲的順序依次引用數據項，所以空間局部性較好。 綜合來說，該程序具有較好的局部性。

並且由於程序是以指令形式保存在內存中的，而CPU會從內存中讀取指令，所以也可以考慮取指的局部性。由於該循環體內的指令是順序保存在內存中的，而CPU會按順序進行取指，所以具有良好的空間局部性，並且迭代多次會反覆讀取相同的指令，所以具有良好的時間局部性，所以該程序的局部性較好。

對於一個向量，如果每一輪引用的數據項之間在內存空間中相隔k，則稱該程序具有步長為k的引用模式（Stride-k Reference Pattern）。步長k越大，則每一輪引用的數據在內存中間隔很大，則空間局部性越差。

例2：

對於以上代碼，變量sum的時間局部性較好且不具有空間局部性，對於二維數組變量v，在內存中是按照行優先存儲的，而代碼中也是按照行優順序進行應用的，所以變量v具有步長為1的引用模式，所以具有較好的空間局部性，而時間局部性較差。總體來說，該程序具有良好的局部性。

例3：

上述代碼將變量v的引用順序變為了列優先，則根據v的內存存儲形式，變量v具有步長為N的引用模式，則時間局部性較差，且空間局部性也較差。總體來說，該程序的局部性較差。

例4：

我們需要判斷以上三個函數的局部性。首先根據結構體的定義可以得到結構體數組在內存中的存儲形式如下所示

則clear1函數的步長為1，具有良好的空間局部性；而clear2函數會在結構體中不同的欄位中反覆跳躍，空間局部性相對clear1差一些；而clear3函數會在相鄰兩個結構體中反覆跳躍，空間局部性相比clear2更差。

總體而言：

通過上面兩節，我們可以得到存儲技術和軟體的基本屬性：

兩者存在一定的互補，由此可以得到一種組織存儲器系統的方法，存儲器層次結構（Memory Hierarchy）。

如上圖所示是一種經典的存儲器層次結構，會使用基於SRAM的高速緩存存儲器來解決CPU和DRAM主存之間的鴻溝，通常還可以在DRAM主存和本地磁碟之間添加一層SSD，來彌補兩者之間的差距。通常還可以在本地磁碟下方添加一個本地磁帶，提供成本更低的存儲。

高速緩存（Cache）是一個小而快速的存儲設備，用來作為存儲在更大更慢設備中的數據對象的緩衝區域。而使用高速緩存的過程稱為緩存（Caching）。

存儲器層次結構的中心思想是讓層次結構中的每一層來緩存低一層的數據對象，將第k層的更快更小的存儲設備作為第k 1層的更大更慢的存儲設備的緩存。

該結構之所以有效，是因為程序的局部性原理。相比於第k 1層的數據，程序會傾向於訪問存儲在第k層的數據。如果我們訪問第k 1層存儲的數據，我們會將其拷貝到第k層，因為根據局部性原理我們很有可能將再次訪問該數據，由此我們就能以第k層的訪問速度來訪問數據。而且因為我們不經常訪問第k 1層的數據，我們就可以使用速度更慢且更便宜的存儲設備。

上圖展示的是存儲器層次結構的基本緩存原理。每一層存儲器都會被劃分成連續的數據對象組塊，稱為塊（Block），每個塊都有一個唯一的地址或名字，並且通常塊的大小都是固定的。第k層作為第k 1層的緩存，數據會以塊大小作為傳送單元（Transfer Unit）在第k層和第k 1層之間來回賦值，使得第k層保存第k 1層塊的一個子集的副本。通常存儲器層次結構中較低層的設備的訪問時間較長，所以較低層中會使用較大的塊。

當程序需要第k 1層的某個數據對象d時，會先在第k層的塊中搜索d，如果d剛好緩存在第k層中，則成為緩存命中（Cache Hit），則該程序會直接從第k層中讀取d。根據存儲器層次結構，可以知道第k層的讀取速度更快，因此緩存命中會使得程序更快。

如果第k層沒有緩存數據對象d，則稱為緩存不命中（Cache Miss），則會從第k 1層中取出包含d的塊，然後第k層的緩存會執行某個放置策略（Placement Policy）來決定該塊要保存在第k層的什麼位置

隨機放置塊會使得定位起來代價很高。

比較特殊的情況是第k層的緩存為空，那麼對於任意的數據對象的訪問都會不命中。空的緩存稱為冷緩存（Cold Cache），該不命中稱為強制性不命中（Compulsory Miss）或冷不命中（Cold Miss）。

程序通常會按照一系列階段來運行，每個階段會訪問緩存塊的某個相對穩定不變的集合，則該集合稱為工作集（Working Set），如果工作集大小超過緩存大小，則緩存會出現容量不命中（Capacity Miss），這是由緩存太小導致的。

對於每層存儲器，都會有某種形式的邏輯來管理緩存：將緩存劃分成塊、在不同層之間傳遞塊、判斷緩存是否命中並進行處理。

通過以上內容，就能解釋局部性好的程序的優勢：